-
-
此文档是电容阵列开关时序优化在A D 转换器中的应用。欲提高逐次逼近式 A/ D 转换器的精度,常受到内部 DAC(Digital-to-Analog Converter)结构参数误差等因素的制约,同时 A/ D 转换器的低功耗问题亦受到关注 .为减小电荷分布式 DAC中电容...
-
-
此文档是常用集成时序逻辑器件及应用。文档中讲解了常用电子电路元件、器件的识别，常用三极管的各种参数，典型DA转换DAC0832芯片，电源制作基础，直放式收音机原理.......等等。想了解详情请下载附件。
-
-
该项目，用于解决240节点配电测试系统的准静态时序功率潮流。有功功率和无功功率是根据智能电表的每小时实际测量值得出的，数据范围为2017年1月至2017年12月（8760小时）。 1.与三个馈线（馈线A，馈线B和馈线C）相对应的...
-
-
...- 示波器检验：使用示波器显示为方波。## **P3 笔记**- **时序逻辑电路**：在数字电路理论中，时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关。这跟组合逻辑电路相反，组合...
-
-
此项目是介绍了延迟控制、边沿触发的事件控制、电平触发的时间控制、赋值语句中的内部时间控制、使用连续赋值语句为组合逻辑电路建模。本人是展示了延时控制的代码和输出结果；其他的代码和输出结果在附件。延迟控制...
-
-
...置的图形测试平台生成器。 可以将顶层模块端口提取到时序图窗口中，该窗口使用户可以快速绘制波形来描述输入激励。 测试台自动生成，结果显示在时序图窗口中。免费仿真工具Icarus Verilog : 这是最好的免费Verilog模拟器，它...
-
-
...上显示数字。 以下是Basys 3 FPGA上的七段LED显示控制器的时序图：下面是一个示例时序图，用于在Basys 3 FPGA板的4位7段LED显示屏上以60Hz的刷新率或16ms的周期显示“ 1234”：Basys 3 FPGA的时钟源为100MHz，我们需要1ms-16ms的刷新周期或1KH...
-
-
使用simulink仿真，输入信号为正弦时序信号，然后输出接二极管，电阻，那么得到的波形会是怎样？发现跟齐纳二极管的效果一样，具体见仿真。
-
-
GridLAB-D是开放源代码的时序电网仿真，可对智能电网的各个方面进行操作，从变电站到最终用户。同时解决1）潮流问题，2）千家万户的家庭和设备的最终用户供电行为，3）零售市场和4）电力控制系统。如何使用player模块如何...
-
-
.... FPGA学习的一些误区2. 设计方法经验3. fpga设计的精髓 — 时序设计4.设计规范很重要第三部分 项目经验小结。........了解详情请下载附件
