为您找到约 92 条结果，搜索耗时：0.0093秒

FIFO存储器的VHDL代码

...过在Xilinx ISIM上进行混合语言仿真，使用相同的Verilog测试平台代码验证FIFO存储器的VHDL代码。通过观察可以很容易地看到如何将数据写入FIFO以及如何从FIFO读取数据。 值得注意的是，状态信号（例如上溢，下溢，空，满）对于确...

使用VHDL的矩阵乘法设计

...乘法器内核的设计后，我们对内核进行行为仿真。 测试平台正在读取输入A和B，然后生成输出C，然后与Matlab结果进行比较。 如果结果与Matlab相比是100％，则输出文件“OutputMultC.txt”中的数据将为“ true”。 否则，它将是错误的...