为您找到约 152 条结果，搜索耗时：0.0026秒

Lucene 原理与代码分析完整版

....2.2、注册段合并任务2.3、段合并器进行段合并2.3.1、合并存储域2.3.2、合并标准化因子2.3.3、合并词向量2.3.4、合并词典和倒排表第六章：Lucene打分公式的数学推导第七章：Lucene搜索过程解析一、Lucene搜索过程总论二、Lucene搜索详...

计算机网络知识

...采用电路交换，新型的计算机网络采用分组交换的、基于存储转发的方式。分组交换：Ø    在发送端把要发送的报文分隔为较短的数据块Ø    每个块增加带有控制信息的首部构成分组（包）Ø    ...

基于FPGA多通道采样系统设计论文资料

...对采集的数据进行解调；而并行输出模式则可以通过高速存储器将采集的信号放到微机或者其他的处理器上，根据采集的数据进行相应的控制。此系统的缺点是由于FPGA器件配置是基于SRAM查找表单元，编程的信息是保持在SRAM中，...

如何为双向/输入端口编写Verilog Testbench

...试平台。 这在包含双向或输入端口（例如I2C内核，IO垫，存储器等）的特殊设计中会发生。本人在下方展示了用于IO垫的完整Verilog测试平台；想了解更多请下载附件。`timescale 1ns/10ps // fpga4student.com // FPGA projects, Verilog projects, VHD...

用于16位单周期MIPS处理器的Verilog代码

...g代码非常简单。 为了完全验证MIPS处理器，需要修改指令存储器以模拟指令集体系结构中的所有指令，然后检查模拟波形和存储器以查看处理器是否按设计正常工作。附件文件中包括：Verilog中实现的说明、数据存储器的Verilog代...

CS7500 648端口EDR InfiniBand Switch-IB™系列交换机平台硬件用户手册

...件包提供了子网管理器和网络管理工具以及用于服务器和存储的连接软件EDR交换机主要有以下几种端口 648 ports324 ports216 ports

密码锁

...// xg=0;//修改密码标志位 uchar PSWD0_0[16]={0};//密码输入缓存存储单元 //uchar code PSWD0_1[16]={1,2,3,4,5,6,7,8,1,2,3,4,5,6,7,8};//用户初始密码存储单元 //uchar PSWD1_0[16]={0};//读出密码缓存存储单元 uchar PSWD1_1[16]={1,2,3,4,5,6,7,8,1,2,3,4,5,6,7,8};////管...

这样的嵌入式经验，没十年，你悟的出来吗？

...主要是了解一些基本的电路知识，如门电路、逻辑电路、存储器、寄存器，为了更好的理解嵌入式芯片、存储器、外围设备等硬件的设计，但往往在软件开发中未必能用的到。因为大部分硬件都提供了很完整的软件接口。操作系...

FIFO存储器的VHDL代码

此项目是FIFO存储器的VHDL代码。FIFO具有16个8位数据宽度级和五个状态信号，包括上溢，下溢，空，满和阈值。 通过在Xilinx ISIM上进行混合语言仿真，使用相同的Verilog测试平台代码验证FIFO存储器的VHDL代码。通过观察可以很容易地...

在RHEL/CentOS 7/8中配置大页面的3个简单步骤

...我们必须具有RHN的有效订阅，或者我们可以配置本地脱机存储库，通过该本地脱机存储库，yum软件包管理器可以安装提供的rpm及其依赖项。# yum -y install libhugetlbfs libhugetlbfs-utils：检查支援的HugePage大小在配置大页面池之前，请列...