为您找到约 124 条结果,搜索耗时:0.0013秒

使用VHDL的矩阵乘法设计

...atlab结果进行比较。 如果结果与Matlab相比是100%,则输出文件“OutputMultC.txt”中的数据将为“ true”。 否则,它将是错误的。)行为模拟波形:在34816个时钟周期后,对尺寸为32x32的矩阵的矩阵乘法完成,并且信号“ dataready”被...

员工离职管理系统(ELMS)

...恢复。安装步骤(配置):1.在本地系统上下载并解压缩文件。2.复制elms文件夹并将此文件放在根目录中(对于xampp是htdocs,对于wamp是www,对于lamp是var / www /)。3.数据库配置。本人只展示一小段代码,如想了解更详细请下载附...

FIFO存储器的VHDL代码

...,下溢,空,满)对于确定FIFO的正确性至关重要。附件文件包括:FIFO的VHDL代码、运行模拟后正确的结果。本人在下方展示了运行模拟后正确的结果;如想了解的更多请下载附件。TIME =         &nb...

Verilog HDL中的延迟计时器(LS7212)

...键式、延迟操作模式、延迟释放模式、延迟双模式。附件文件包括:可编程数字延迟计时器LS7212的Verilog代码和延迟计时器的Testbench Verilog代码。本人在下方展示了可编程数字延迟计时器LS7212的Verilog代码;如想了解更多请下载附...

微信捐赠

微信扫一扫体验

立即
上传
返回
顶部