-
-
... char dat = 0;
for (i=8;i>0;i--)
{ DQ = 0; //给脉冲信号
dat>>=1;
DQ = 1; //给脉冲信号
if(DQ)
dat|=0x80;
delay_18B20(10);
}
return(dat);
}
void ds1820wr(uchar wdata)/*写数据*/
 ...
-
-
...路选择器用于选择许多不同的数字输入之一，并根据控制信号转发到输出。在此Verilog项目中，介绍了用于多路复用器（例如2对1多路选择器，2x5至5多路选择器和2x32至32多路选择器）的Verilog代码。本人在下方展示了一小部分复用...
-
-
...到序列模型和时间卷积神经网络以及体系结构变体，这在信号处理社区中是众所周知的，但是对负荷预测是新颖的＃内容和使用方法####时间序列预测该软件包包括几种可用于多步时间序列预测的深度学习架构。该软件包还提供...
-
-
...*****************************************
I2C的时钟信号可发送和接收.
接收时通过判断sample对寄存器的值加.
发送的时候只调用程序产生时序.
**********************************************/
bit I2C_clo...
-
-
...试器，它支持SystemC，Verilog，VHDL和SystemVerilog。Smash : 混合信号，Verilog，VHDL模拟器。Silos : 使用起来又快又稳定。Veritak : 支持主要Verilog 2001 HDL功能的Verilog HDL编译器/模拟器。 它是一个完整的环境，包括VHDL到Verilog转换器，语法高...
-
-
...下图所示的解码器对输入的5位地址进行解码，并输出32位信号以选择要写入存储器的地址。 为了设计解码器，使用了32个5输入与门。本人在下方展示了一小段的5至32个解码器的Verilog代码；想了解更多请下载附件。// fpga4student.com...
-
-
...测门限的MATLAB仿真代码。下面展示部分代码：%假设二元信号模型为：%H0: x = -1 + n%H1: x = 1 + n %n是均值为0，方差为0.5的高斯观测噪声%H0和H1的先验概率分别为0.3和0.7%代价因子:c00 = 1;c10 = 4; c11 = 2; c01 = 8%观测次数为1clear;close all;syms x;...
-
-
...管显示驱动采用4511，4511自带译码器，接受计数器的数字信号，连接七段共阴数码管即可使用。单元电路设计、仿真与分析1.电源转换：由固定式三端稳压器7805（输出脚V0、输入脚Vi和接地脚GND）组成，它的输入端接电容可以进一...
-
-
...件。车牌牌照识别核心：使用FPGA上的开关作为“开始”信号，以触发该核心工作并输出车牌牌照编号。在LED上监控：当“完成”信号为上升沿时，此块定期显示车牌号码。本人在下方展示了一部分测试车牌识别系统Verilog代码；...
-
-
...和次要时间步长期间调用输出函数，以更新该部分的输出信号。可以使用宏Input（i），Output（i）和CurrentTime来访问块的输入和输出以及当前时间。Updata function code：如果该块具有离散的状态变量，则在处理完输出函数之后的主要...
