为您找到约 12 条结果，搜索耗时：0.0009秒

Verilog工具

...器中是很容易的。TimeGen : TimeGen是一种工程CAD工具，它使数字设计工程师能够快速有效地绘制数字时序图。 波形可以轻松导出到其他Window程序，例如Microsoft Word，以编写设计规范。 与其他工具相比，TimeGen的价格更低。WaveFormer Pro...

用于VHDL中ECG去噪的低通FIR滤波器

...以对FIR滤波器的VHDL代码进行仿真和验证。 显然，ECG数字信号处理中最关键的步骤之一就是噪声滤波，因为ECG信号受到许多不同来源（例如基线漂移，EMG干扰和电力线噪声）的干扰。FIR滤波器基本上是通过使用D型触发器，有符号...