-
-
...实现的。 环形计数器的主要组件是D型触发器。注意：DFF具有一个异步复位引脚，该引脚可随时复位DFF的状态。 这意味着它不需要等待时钟的上升沿。该附件文件包括：D触发器的VHDL代码、使用行为建模的用于环形计数器的VHDL代...
-
-
...考虑了负载/ RES波动，线路维护。在竞赛网格中，变电站具有“双母线布局”。变电站与对象（发电机，负载或电力线末端）之间的每个连接都可以在第一条总线或第二条总线上进行，如果断开则完全不进行。因此，有效的控制...
-
-
...司的AT89C52实现基于单片机的电子密码锁的设计，其主要具有如下功能： 1设置6位密码，密码通过键盘输入，若密码正确，数码显示器显示"RIGHT",则将锁打开。 2 密码可以由用户自己修改设定（只支持6位密码）...
-
-
...始。 在这种情况下，“ 671”是负载名称，“ 671.1.2.3”是具有所有三相节点的总线，“ 3”是否。 对于负载“ 671”的相位，“Delta”是为负载定义的连接类型（以数据形式给出）。 型号“ 1”表示恒定的PQ类型负载。 “ 4.16”。 ...
-
-
...finiBand
InfiniBand(IB)是一种服务器和存储器的互联技术，它具有高速、低延迟、低CPU负载、 高效率和可扩展的特性。InfiniBand的关键特性之一是它天然地支持远程直接内存访问（RDMA）
。InfiniBand能够让服务器和服务器之间、服务器...
-
-
...就可以直接连接到该总线系统上。外围设备与主控端之间具有控制信号接口，可以控制并行总线上的数据通信，这里，通信的控制信号包括读/写信号和设备选择信号。一般说来，外围设备具有设备选择线，只有当主控处理器选...
-
-
...是专门为密码应用程序设计的完整协处理器。 协处理器具有标准指令和专用于安全性的专用功能单元。 协处理器主要在VHDL中实现，但N位加法器在Verilog中设计。这个项目介绍了为协处理器设计的N位加法器的Verilog代码。 N位加法...
-
-
...件称作为“代码隐藏”文件，如果用C＃创建，该文件将具有“.ascx.cs”扩展名。b)项目中所有Web窗体页的代码隐藏文件都被编译成.EXE文件。c)项目中所有的Web窗体页的代码隐藏文件都被编译成项目动态链接库（.dll）文件。d)以上...
-
-
mlnx_tune是静态系统分析和调整工具。 它具有两个主要功能-“报告”和“调整”。 报告功能用于对系统进行静态分析。 调整功能基本上是针对不同情况的《 Mellanox性能调整指南》准则的自动化实现。 该工具检查当前性能相关性...
-
-
...VHDL代码是通过使用行为和结构模型来实现的。全加法器具有三个输入X1，X2，进位Cin和两个输出S，进位Cout。附件中包括：使用结构模型的全加法器的VHDL代码、使用行为模型的全加法器的VHDL代码。本人在下方展示了结构模型的全...
