为您找到约 292 条结果,搜索耗时:0.0028秒

4x4乘法器的Verilog代码

...现4x4乘法器。所使用的技术是移位/相加算法,但不同的功能是使用两相自计时系统,以将乘法时间减少一半。此附件文件包括:乘法器的Verilog代码、4x4乘法器的仿真结果。注意:一旦确定了启动信号,乘法器便开始执行乘法。 ...

DSP28335外部中断

...OW;    GpioCtrlRegs.GPAMUX1.bit.GPIO0 = 0; // GPIO0复用为GPIO功能    GpioCtrlRegs.GPADIR.bit.GPIO0 = 1;  // GPIO0设置为输出    GpioCtrlRegs.GPAMUX1.bit.GPIO1 = 0; // GPIO1 = GPIO1    GpioCtrlRegs.GPADIR.bit.GPIO1 = 1;    GpioCtrlR...

绝密 | 测量DC-DC输出纹波的方法

...介现代电子产品应用通常包含嵌入式运算处理和无线连接功能,这些电路经常具有高的脉动和重型负载性能,同时需要低的输入电压波纹。因此要求新一代DC-DC转换器具有更快的瞬态响应,并在快速波动负载条件下保持稳定的输...

密码协处理器设计

...目中所述,协处理器提供了针对安全性的标准指令和专用功能单元。 协处理器是在VHDL中设计和实现的,而ALU单元中的N位加法器是在Verilog中实现的。协处理器的框图如下:首先,让我们实现协处理器的组合逻辑单元。 以下是组...

Bootstrap实战流动布局

...d.js 是为了让 IE8 支持 HTML5 元素和媒体查询(media queries)功能 -->     <!-- 警告:通过 file:// 协议(就是直接将 html 页面拖拽到浏览器中)访问页面时 Respond.js 不起作用 -->     <!--[if lt IE 9]>  &...

gridlab-d IEEE13节点算例

...gridlab-d软件,但是我建议你们安装最新版本,增加了很多功能,运行消耗时间如下:E:\gridlab-d-code\DR2>gridlabd.exe IEEE_13_house_passiveDR.glmWARNING [INIT] : gridlabd.conf was not foundWARNING [INIT] : class_find_property(CLASS *oclass='auction', PROPERTYNAME name=...

交通信号灯控制器的Verilog代码

...项目文件中包括:交通信号灯控制器的Verilog代码、用于功能仿真的Testbench Verilog代码、Verilog中交通信号灯控制器的仿真结果、Verilog中交通信号灯控制器的仿真波形。本人在下面只展示了交通信号灯控制器的Verilog代码,如需了解...

在线图书馆管理系统

...系统。这个管理系统分为学生和管理员两个模块。管理员功能有管理员控制台、管理员可以添加/更新/删除类别、管理员可以添加/更新/删除作者、管理员可以添加/更新/删除图书、管理员可以向学生发行一本新书,并在学生归还...

常用的几种通信接口 | 总结

...么可以向处理器发出中断,告知相关信息。为了实现上述功能,设备的中断线需要连接到处理器的中断线上,并且主控处理器需要触发相应的中断。需要说明的是,主控处理器的数据总线宽度决定了并行接口的宽度,可以是4位...

Bootstrap窄屏模式网页设计

...d.js 是为了让 IE8 支持 HTML5 元素和媒体查询(media queries)功能 -->     <!-- 警告:通过 file:// 协议(就是直接将 html 页面拖拽到浏览器中)访问页面时 Respond.js 不起作用 -->     <!--[if lt IE 9]>  &...

微信捐赠

微信扫一扫体验

立即
上传
返回
顶部