-
-
此项目是介绍了延迟控制、边沿触发的事件控制、电平触发的时间控制、赋值语句中的内部时间控制、使用连续赋值语句为组合逻辑电路建模。本人是展示了延时控制的代码和输出结果;其他的代码和输出结果在附件。延迟控制...
-
-
...og项目中,面向初学者的数字逻辑设计中的基本模块(如D触发器,加法器,ALU,寄存器,存储器,多路复用器,解码器,计数器等)已实现。附件文件中包括:完整加法器的Verilog代码、D触发器的Verilog代码、4位计数器的Verilog代...
-
-
...文档必须拥有根元素。3.Doctype? 严格模式与混杂模式-如何触发这两种模式,区分它们有何意义? 用于声明文档使用那种规范(html/Xhtml)一般为 严格 过度 基于框架的html文档加入XMl声明可触发,解析方式更改为IE5.5 拥有IE5.5的bug4....
-
-
此项目是MySQL 高级开发。1.内置函数应用2.变量使用3.存储过程基础应用4.存储过程高级应用—流程控制结构5.自定义函数应用6.触发器应用7.事件管理器8.视图应用
-
-
...分组,以及表、视图、联结、子查询、游标、存储过程和触发器等内容,实例丰富,便于查阅。新版增加了针对 Apache Open Offifice Base、MariaDB、SQLite 等 DBMS 的描述,并根据最新版本的 Oracle、SQL Server、MySQL 和 PostgreSQL 更新了相关示...
-
-
该模型表示由最大升压控制技术触发的准Z源逆变器。 该qZSI具有DC-AC的单级转换功能,具有升压功能。
-
-
555定时器,触发器,计数器,计数器2,路灯控制,密码锁,三人表决器,顺序脉冲发生器
-
-
...秒后自动熄灭。在白天,若触摸电极片A,则自动灯会受触发而点亮。
-
-
...展第二个模型(扩展为SC)。 这些模型提供了用于晶闸管触发的开环和闭环(速度控制)算法。
-
-
这是FPGA学习的一些例程,非常有参考意义:1. 半加器2. 全加器3. 译码器4. LED5. flip 触发器6. 计算器7.按键8.蜂鸣器9. ip核10 .rs23211.rs48512. spi flash13 . eeprom读写数据14 .AD/DA转换。15. uart