-
-
...不连续页的分配3.5.8 内核映射3.6 slab分配器3.7 处理器高速缓存和TLB控制3.8 小结第4章 进程虚拟内存4.1 简介4.2 进程虚拟地址空间4.3 内存映射的原理4.4 数据结构4.5 对区域的操作4.6 地址空间4.7 内存映射4.8 反向...
-
-
... 印刷pattern的长度会影响电路特性。尤其是传输速度为GHz高速数位电路的传输线路，通常会使用strip line，同时藉由调整配线长度补正传输延迟时间，其实这也意味着电子组件的设置位置对电路特性具有绝对性的影响。② Ground作...
-
-
...有双时钟输入，分别控制加计数和减计数。74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC138译码器可接受3位二进制加权地址输入（A0, A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。74HC...
-
-
...足够的驱动电流考虑应当足够小；电阻小，电流大。对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点，通常在1k到10k之间选取。对下拉电阻也有类似道理。三态门高阻态时引脚对地电阻无穷，此时读引脚电平...
-
-
...尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零；: ④． 尽可能采用45º的折线布线，不可使用90º折线，以减小高频...
-
-
...网的边缘部分。在因特网核心部分的路由器之间一般都用高速链路相连接，而在网络边缘的主机接入到核心部分则通常以相对较低速率的链路相连接。主机的用途是为用户进行信息处理的，并且可以和其他主机通过网络交换信息...
-
-
...的硬件设计工具：ProtelPADS(PowerPCB)CadenceOrCad一般要有4~8层高速PCB设计经验。02.嵌入式驱动开发这个可以硬件工程师来做，也可以软件工程师来做，主要还是取决于设备。目前驱动开发，除非是简单的设备驱动，实际上很多时候都...
-
-
...bsp; 0 x 0x4d 16位高速脉冲输出。// 1 0 0 0 0 1 0 0x42 8位 PWM。//ECOMn CAPPn ...
