-
-
此项目是D触发器的Verilog代码。D触发器是数字逻辑电路中的基本组件。 此项目中提供了D触发器的Verilog代码。 实现了两种类型的D型触发器，即上升沿D型触发器和下降沿D型触发器。附件文件中包括：上升沿D型触发器的Verilog代码...
-
-
...p; 2 t, 支路终点节点编号 (-) (电路标识符) 3 r, 电阻 (p.u.) 4 x, 电抗 (p.u.) 5 b, 线路总充电电纳 (p.u.) 6 rateA,...
-
-
...值语句中的内部时间控制、使用连续赋值语句为组合逻辑电路建模。本人是展示了延时控制的代码和输出结果；其他的代码和输出结果在附件。延迟控制：
1 module clk_gen ();
2
3 reg clk, reset;
4
5 initial ...
-
-
... module levelF5 刷新 canvasF1 帮助← → ↑ ↓ 水平或垂直滚动电路页面电线快捷键为了使用以下快捷键，只需移动鼠标指向一条电线。快捷键 描述V 插入一个电缆顶点I 倒转电缆顶点D 分解电缆绘图快捷键为了使用以下快捷键，只需...
-
-
...选择部分，串并输出控制模块，这样使得整个系统的外围电路简单、系统的稳定性强。FPGA的配置模式选用被动串行模式，这样就增强了系统的可扩展性。输出模式可选择性使得系统的应用相当广泛，串行输出可以用于通信信号...
-
-
...; 在Simulink中搭建如下的二极管箝位五电平变换器电路： 通过上述的调制方法，得到的模块输出线电压波形如下所示：得到的滤波前相电压和滤波后线电压如下图所示：03
-
-
此项目是选择器的Verilog代码。多路选择器是数字电路中主要的组合逻辑组件之一。 多路选择器用于选择许多不同的数字输入之一，并根据控制信号转发到输出。在此Verilog项目中，介绍了用于多路复用器（例如2对1多路选择器，2...
-
-
...nk搭建APF模型，电网电压为380V，谐波源采用三相不控整流电路，0.1s投入APF，在0.3s时刻进行负载切换，连接电抗器3mH，其仿真结果如下所示： 上图为采样三相指令电流与补偿电流，从仿真结果可以看出，APF投入后，...
-
-
此项目是解码器的Verilog代码。解码器是数字电路中的主要组合组件之一。 解码器主要用于存储器地址解码和数据多路分解。在此Verilog项目中，提供了用于解码器的Verilog代码。 解码器用于内存地址解码。下图所示的解码器对输...
-
-
...的程序设计。本章中每个项目的程序利用Keil软件编写，电路原理图采用Proteus软件设计，通过软件仿真来验证程序设计的完整性。本章将要完成的项目有：项目1 P0.0驱动LED闪烁；项目2 流水灯（跑马灯）设计；项目3 数码管0~9...
