为您找到约 447 条结果,搜索耗时:0.0023秒

Full Adder的Verilog代码

...行为代码的完整加法器的Verilog代码;如想了解的更多请下载附件。// fpga4student.com // FPGA projects, VHDL projects, Verilog projects // Verilog code for full adder // Behavioral code for full adder module Full_Adder_Behavioral_Verilog(   input X1, X2, Cin, &...

算术逻辑单元(ALU)的Verilog代码

...本人在下方展示了ALU的Testbench Verilog代码;想了解更多请下载附件。// fpga4student.com: FPGA projects, Verilog projects, VHDL projects // Verilog project: Verilog code for ALU // by FPGA4STUDENT  `timescale 1ns / 1ps  module tb_alu; //Inputs  reg[7:0] A,B;...

AMD服务器(EYPC CPU)如何调优以获得最佳性能

...;  #mlnx_tune -p HIGH_THROUGHPUT这些脚本和工具,请见附件下载。 调优结果以下是针对以下设置进行上述调整后的预期OOB结果:  iperf8 threadsTCP window 512KB8KB message size服务端:iperf -s 客户端:iperf -c 120.7.84.141 -P 8 -t 10 -w 5...

libnids-1[1].16.tar

...透彻,源代码注释清晰,容易理解。读者可在www.cmpbook.com下载源代码。 本书供网络安全研究和开发人员以及网络安全爱好者阅读,也可以作为计算机网络和网络安全专业方面的教学参考书。

VHDL中的N位环形计数器

...。本人在下方展示了D触发器的VHDL代码,需想了解更多请下载附件。library IEEE; use IEEE.STD_LOGIC_1164.ALL; -- fpga4student.com FPGA projects, VHDL projects, Verilog projects -- VHDL project: VHDL code for ring counter -- VHDL code for DFF entity DFF is    por...

PV + MPPT +均匀辐射

免费下载用于仿真PV + MPPT +均匀辐射的matlab代码function Ipv=PVcharacteristics_func(Va,G,Tcell)%PV_characteristics_func%This function uses the output voltage, irradiance and ambient temperaturek = 1.38e-23; % Boltzmann’s constq = 1.60e-19; % Electron charge% Photovoltaic constants at...

Java笔试和面试及知识整理资料

...常需要总数据量可以放入内存。。。。。 想了解更多请下载附件。

用于在FPGA上反跳按钮的Verilog代码

...也展示了在FPGA上反跳按钮的Verilog代码;想了解得更多请下载附件。//fpga4student.com // FPGA projects, Verilog projects, VHDL projects // Verilog code for button debouncing on FPGA // debouncing module module debounce(input pb_1,clk,output pb_out); wire slow_clk; wire Q...

摄像头采集图像直接显示在液晶屏

...晶屏上。【 !】实验操作:连接摄像头、3.2寸液晶屏,下载程序后复位开发板即可,屏幕会显示采集得的图像,可通过旋转镜头调焦。按Key2可以使用黑白模式。bsp_ov7725.c文件中cam_mode提供了几组不同的配置,可以根据其中的注...

解码器的Verilog代码

...示了一小段的5至32个解码器的Verilog代码;想了解更多请下载附件。// fpga4student.com: FPGA projects, Verilog projects, VHDL projects // Verilog code for decoder // 5-input AND gate module AND_5_input(g,a,b,c,d,e);   output g;   input a,b,c,d,e;   and #(...

微信捐赠

微信扫一扫体验

立即
上传
返回
顶部