-
-
...目是停车场系统的Verilog代码。这个简单的项目是在Verilog中实现停车场系统。 停车场系统的Verilog代码已完整显示。在停车系统的入口处，有一个传感器被激活以检测车辆驶来。 触发传感器后，需要输入密码才能打开门。 如果输...
-
-
...目是FPGA上的Verilog车牌识别。牌照许可证识别系统在Matlab中实现，然后使用Verilog在FPGA Xilinx Spartan-6上实现。图像存储器：10张图像并将其转换为.dat格式（灰色数据）。 我们使用$ readmemh（synthesizable）Verilog命令通过从.dat文件读取...
-
-
...该项目中，提供了用于FIFO存储器的Verilog代码。 在Verilog中实现了具有以下规范的先进（FIFO）存储器：16个阶段8位数据宽度状态信号：已满：当FIFO已满时为高，否则为低。空：FIFO为空时为高，否则为低。溢出：当FIFO已满并且仍...
-
-
...除法器。在该项目中，使用结构模型和行为模型在Verilog中实现了32位无符号除法器。 分频器的Verilog代码是可综合的，可以在FPGA上实现。附件中包括：32位无符号除法器的结构模型Verilog代码、32位无符号除法器的行为模型Verilog代...
-
-
...编程可以减少程序的bug？答：在此提供一些建议，因系统中实际运行的参数都是有范围的。系统运行中要考虑的超范围管理参数有：物理参数。这些参数主要是系统的输入参数，它包括激励参数、采集处理中的运行参数和处理结...
-
-
...用于VHDL中ECG去噪的低通FIR滤波器。在此VHDL项目中，在VHDL中实现了用于ECG去噪的简单低通FIR滤波器。 完整显示了FIR滤波器的VHDL代码。通过将Modelsim中的仿真结果与Matlab生成的正确结果进行比较，可以对FIR滤波器的VHDL代码进行仿...
-
-
...Verilog HDL中的延迟计时器（LS7212）。该项目是在Verilog HDL中实现可编程数字延迟计时器。实现的数字延迟计时器是CMOS IC LS7212，它将产生可编程延迟。延迟计时器基本上具有4种操作模式：单次（OS），延迟操作（DO），延迟释放（D...
