为您找到约 32 条结果，搜索耗时：0.0040秒
-
-
...用于FIFO存储器的Verilog代码。 在Verilog中实现了具有以下规范的先进（FIFO）存储器：16个阶段8位数据宽度状态信号：已满：当FIFO已满时为高，否则为低。空：FIFO为空时为高，否则为低。溢出：当FIFO已满并且仍将数据写入FIFO时为...
-
-
...9 \h 131.2.1.2 DDSI-RTPS 合规性... PAGEREF _Toc522634560 \h 141.2.2 DDS规范的扩展... PAGEREF _Toc522634561 \h 161.2.3 OpenDDS架构... PAGEREF _Toc522634562 \h 161.2.3.1 设计理念... PAGEREF _Toc522634563 \h 171.2.3.2 可扩展传输框架（ETF）... PAGEREF _Toc522634564 \h 171.2.3...
