-
-
此项目是使用Verilog HDL在FPGA上进行图像处理。该FPGA项目旨在详细显示如何使用Verilog处理图像，方法是在Verilog中读取输入位图图像（.bmp），在Verilog中处理并将处理后的结果写入输出位图图像。 提供了用于读取图像，图像处理和...
-
-
...的IPv4块。管理IPv4数据包的传输和接收。与ARP模块连接以进行MAC地址查找。ip_64模块用于10G / 25G以太网的64位数据宽度的IPv4块。管理IPv4数据包的传输和接收。与ARP模块连接以进行MAC地址查找。ip_arb_mux模块IP帧仲裁多路复用器，具...
-
-
这是用matlab和PWRWRLD分别进行了暂态仿真，有阻尼仿真
XL_km=0.367; % ohm/km at 60 Hz
RL_km= 0.1*XL_km; % Resistance in ohm/km
KV_LL= 345; MVA_Base=100; % common 3-phase base
Z_Base=KV_LL^2/MVA_Base; % common base
% YBUS Creation
Z13_ohm=(RL_km+j*XL_km)*200; B13_Micro_Mho=4...
-
-
Linux shell 是linux系统的用户界面，提供了用户与内核进行交互操作的一种接口。它接收用户输入的命令并把它送入内核去执行。实际上Shell是一个命令解释器，它解释由用户输入的命令并且把它们送到内核。在linux下用C编写...
-
-
...改变样式* 2.19 常见的验证规则* 2.20 对文本内容进行关键词过滤* 2.21 从字符串中剔除所有HTML代码* 2.22 检测是否为数值型* 2.23 TextArea自适应文字行数* 2.24 判断单选框是否选中* 2.25 判断复选框至少...
-
-
...器，为0001。规则中每出现一个选择器，就将它的特殊性进行叠加，这个叠加只限于对应的等级的叠加，不会产生进位。选择器特殊性值的比较是从左向右排序的，也就是说以1开头的特殊性值比所有以0开头的特殊性值要大。比如...
-
-
...ALU的Verilog代码。 还提供了用于ALU的testbench Verilog代码以进行仿真。附件中包括：ALU的Verilog代码、ALU的Testbench Verilog代码、ALU的仿真波形。本人在下方展示了ALU的Testbench Verilog代码；想了解更多请下载附件。// fpga4student.com: FPGA proj...
-
-
...设计，实现和操作的，用户可以使用汇编语言对微控制器进行编程。prof在书“带VHDL的逻辑电路和逻辑设计简介”的第13章中提供了8位微控制器的指令集和体系结构。 布鲁克·拉梅尔（Brock J.LaMeres）。 该微控制器具有8位处理器...
-
-
...识整理资料。 Bloom filter### 适用范围实现数据字典，进行数据的判重，或者集合求交集### 基本原理 对于原理来说很简单，**Bit-Map + K个独立 Hash 函数**。将 Hash 函数对应的值的位数组置`1`，**查找时如果发现所有 Hash 函数...
-
-
...用于内存地址解码。下图所示的解码器对输入的5位地址进行解码，并输出32位信号以选择要写入存储器的地址。 为了设计解码器，使用了32个5输入与门。本人在下方展示了一小段的5至32个解码器的Verilog代码；想了解更多请下载...
