-
-
...nbsp; //时钟调整
sbit P1_5=P1^5; //时钟加
sbit P1_6=P1^6; //时钟减
sbit DQ = P1^7; ...
-
-
...5章 √ √ 仿真、B105开发板 项目14-实时时钟DS1302的原理与应用 第5章 √ √ 仿真 项目15 -AD转换器 15-1 ADC0832应用 15-2 A/D转换器TLC549应用 第5章 √ √ 仿真 项目16-1 D/A 转换...
-
-
...，该引脚可随时复位DFF的状态。 这意味着它不需要等待时钟的上升沿。该附件文件包括：D触发器的VHDL代码、使用行为建模的用于环形计数器的VHDL代码、使用结构建模的环形计数器的VHDL代码、环形计数器的VHDL测试平台代码、环...
-
-
...脚计数器；2个全双工串行通信口；看门狗(WDT)电路和片内时钟振荡器。3选用比较常见和使用较为普遍的语音芯片。4用数码管进行显示，用键盘进行输入和调整。在内、外单片机部分分别由键盘、数码显示电路。外部用4×4键盘组...
-
-
... */
void delay(uint t)
{
uint i;
while(t--)
{
/* 对于11.0592M时钟，约延时1ms */
for (i=0;i<125;i++)
{}
}
}
uchar keyscan(void)
{
uchar scancode,tmpcode;
P1 = 0xf0; // 发全0行扫描码
if ((P1&0xf0)!=0xf0) // 若有键按下
{
delay...
-
-
... _nop_();
ADCLK=0;//形成一次时钟脉冲
_nop_();
_nop_();
dat<<=1;
if(i==7)dat|=ADDO;
}
...
-
-
...p; 0 0 0 系统时钟频率 fosc/12。 0 0 1 系统时钟频率 fosc/2。 0 1 0 Timer0 溢出。  ...
-
-
...实现15.3 通用时间子系统15.4 高分辨率定时器15.5 动态时钟15.6 广播模式15.7 定时器相关系统调用的实现15.8 管理进程时间15.9 小结第16章 页缓存和块缓存16.1 页缓存的结构16.2 块缓存的结构16.3 地址空间16.4 页缓存...
-
-
...nbsp; }break;
default: //时钟正常计时
{
EA=1;
TR0=1;
EX0=0;
}break;
}break;
case(0x00) :switch(shuju)
{
...
-
-
...了启动信号，乘法器便开始执行乘法。 通过创建2个相位时钟，它将乘法时间减少了一半。结束信号，通知乘法器乘法已经完成并且结果准备就绪。下方展示了乘法器的Verilog代码：`timescale 1ns / 1ps
// fpga4student.com FPGA projects, Verilo...
