-
-
...延时 大于 480us
DQ = 1; //拉高总线
delay_18B20(14);
x=DQ; //稍做延时后 如果x=0则初始化成功 x=1则初始化失败
delay_18B20(20);
}
//读一个字节
ReadOneChar(void)
{
...
-
-
...关联6.4 字符设备操作6.5 块设备操作6.6 资源分配6.7 总线系统6.8 小结第7章 模块7.1 概述7.2 使用模块7.3 插入和删除模块7.4 自动化与热插拔7.5 版本控制7.6 小结第8章 虚拟文件系统8.1 文件系统类型8.2 通用文件...
-
-
...的单片机。最早由Intel推出，由于其典型的结构和完善的总线专用寄存器的集中管理，众多的逻辑位操作功能及面向控制的丰富的指令系统，堪称为一代“经典”，为以后的其它单片机的发展奠定了基础。0151单片机特性51单片机...
-
-
...要求，但是这些芯片与单片机接口复杂、占用地址, 数据总线接线多、芯片体积大占用空间多、近年来串行接口的各种芯片在单片机系统中应用愈来愈多，串行接口的实时时钟芯片也出现了不少，DS1302 是一个综合性能较好且价格...
-
-
...数据库，精通多线程编程，精通各种网络协议，精通各种总线协议，精通塞班/安卓/IOS平台应用开发。精通汇编、编译器、二进制工具，精通各种媒体封装格式、编解码，精通通信技术，精通硬件原理图，精通PCB设计，精通计算...
-
-
...。服务器调优为了使服务器接收高带宽，我们需要验证PCI总线配置为支持高宽度（超过50G时，我们需要x16）。为了查看您支持的PCI宽度，请执行以下操作1. runsudo mst status -v2. 根据网络接口找到您正在使用的PCI地址3. runsudo lspci -vvv...
-
-
...件，用于实施需要精确时间同步的系统。还包括带有智能总线协同仿真端点的完整MyHDL测试平台。对于UDP，IP和ARP支持，请使用udp_complete（1G）或udp_complete_64（10G / 25G）。顶级千兆和10G / 25G MAC模块是eth_mac_ *，具有各种接口，并且...
-
-
...消除输出功能。TestBencher Pro : 从独立于语言的时序图生成总线功能模型和测试平台。 生成的测试台能够根据模拟响应应用不同的激励向量，从而使测试台能够充当要测试的系统将在其中运行环境的行为模型。 为Verilog，VHDL和Syste...
-
-
...数据存储器的Verilog代码、零扩展模块的Verilog代码、选择总线B ALU的多路复用器的Verilog代码、符号扩展和左移2模块的Verilog代码、选择写入地址的多路复用器的Verilog代码、控制单元的Verilog代码、ALU控制单元的Verilog代码、JR控制单...
-
-
...p; }
/*****************************************
I2C总线写一个字节,即发送一个字节
发送结束后,需要返回一个检测应答位
******************************************/
bit I2C_send(uchar I2C_data)
{
uchar a;
...
