为您找到约 83 条结果,搜索耗时:0.0021秒

直流到直流降压转换器仿真

...将 20V 直流电压调节到 10V 直流。理想的开关是通过脉冲发生器以50%的占空比给出20KHz频率的20V幅值的开关脉冲,这是由占空比公式得到的。该转换器的输出不是纯直流,它包含通过低通滤波器去除的高频谐波成分。在该模型中,...

boost DC-DC电路simulink仿真模型

...变输出。- 此修改的目的是测试转换器系统对输出中可能发生的突然变化的响应。- 等效的 Simscape/SimpowerSystem 模块被应用到转换器模型中,而不是用于数学建模的 Simulink 模块之前已经建模的 DC-DC 升压转换器的方程。- 该模型包括...

PFC与ECN的工作机制

...持该功能的终端设备可以通过报文内容判断出传输路径上发生了拥塞,从而调整报文的发送方式,避免拥塞加剧。3ECN工作机制ECN功能对IP报文头中DS域的最后两个比特位(称为ECN域)进行了如下定义:• 比特位6用于标识发送端...

如何为双向/输入端口编写Verilog Testbench

...入端口(例如I2C内核,IO垫,存储器等)的特殊设计中会发生。本人在下方展示了用于IO垫的完整Verilog测试平台;想了解更多请下载附件。`timescale 1ns/10ps // fpga4student.com // FPGA projects, Verilog projects, VHDL projects // How to write a verilog...

shell查询历史记录

...根据第一列时间判断就能够提取到我们的信息,比如这4h发生的情况,可以直接这样运行附件shell脚本./demo log     20200307142432 a c d20200307142823 a c d20200307143210 a c d20200307143601 a c d20200307143951 a c d20200307144341 a c d20200307144731 a ...

ZYNQ7020 AXI 总线仿真

...在ACLK的上升沿采样,所有的输出信号在ACLK的上升沿之后发生变化。在master和slave interface上,输入与输出信号之间必须没有组合逻辑路径。ResetAXI协议使用低电平有效的复位信号ARESETn。复位信号可以被异步置位,但是复位的释放...

HPC-X 2.7

...统噪声的影响(系统噪声会通过放大集体进行过程中随机发生的小的OS中断的影响来增加集体操作的延迟。)此外,集体操作会消耗一个CPU周期的很大一部分,这些周期最好用于进行有意义的计算。 Mellanox Technologies通过将通信卸...

单片机水塔控制系统

...1){  if(KKK!=P1)           //当P1的值发生变化,触发采集信号    loop1();  if(flg!=2)              {   for(i=0;i<=3;i++)    {     P0=loop[flg][i];    ...

I P是T C P / I P协议族中最为核心的协议

...能成功地到达目的地。 I P仅提供最好的传输服务。如果发生某种错误时,如某个路由器暂时用完了缓冲区, I P有一个简单的错误处理算法:丢弃该数据报,然后发送 I C M P消息报给信源端。任何要求的可靠性必须由上层来提供...

步进电机控制程序液晶显示

...{   if(KKK!=P1)           //当P1的值发生变化,触发采集信号     loop1();   if(flg!=2)               {    for(i=0;i<=3;i++)     {      P0=loop[flg][i]; ...

微信捐赠

微信扫一扫体验

立即
上传
返回
顶部