-
-
...动电路，当按下FPGA上的一个按钮时，该电路仅产生单个脉冲。在附件文件中包括：FPGA上按钮的反跳电路、在FPGA上反跳按钮的Verilog代码、用于反跳按钮的Testbench Verilog代码等等。【注意，此代码将在设计中创建另一个时钟域，因...
-
-
...部为l，则输出端为0，此时预置控制端有效，当再来一个脉冲时，计数器的输出端数据等于预置数。使计数器重新回到起始状态而同样是十进制计数器的74LS192则是异步置数法，在本方案中舍去。3.数码管驱动及译码：CD4511是BCD锁...
-
-
...下降，因而VT1继续导通，直到下一相晶闸管VT2 的触发脉冲到来，才发生换流，由VT2 导通向负载供电，同时向VT1 施加反压使其关断。仿真结果如下：α的移相范围为90°。整流电压平均值为demo3_2_1三相半波可控整流电路...
-
-
...; _nop_();
ADCLK=0;//形成一次时钟脉冲
_nop_();
_nop_();
dat<<=1;
if(i==7)dat|=ADDO;
}
for(i=...
-
-
...应中断)。b2 - b1 - T1CLKO : 允许 T1CKO(P3.5) 脚输出 T1 溢出脉冲，Fck1 = 1/2 T1 溢出率b0 - T0CLKO : 允许 T0CKO(P3.4) 脚输出 T0 溢出脉冲，Fck0 = 1/2 T1 溢出率*///-----------------------------------sfr CLK_DIV = 0x97; //Clock Divder -...
-
-
此项目是基于VHDL的可变占空比PWM发生器。脉冲宽度调制（PWM）是一种非常流行的调制技术，主要用于控制传递到电机等电气设备的功率。附件中包括：基于VHDL的可变占空比PWM发生器代码、基于VHDL的可变占空比PWM发生器的测试平...
-
-
... i=0;
uchar dat = 0;
for (i=8;i>0;i--)
{
DQ = 0; // 给脉冲信号
dat>>=1;
DQ = 1; // 给脉冲信号
if(DQ)
dat|=0x80;
delay_18B20(4);
}
return(dat);
}
/*************ds18b20写一个字节****************/&...
