-
-
...显示 ”功能 ，还可选择 还可选择 “包含换 行符 ”，“16 进制 发送 ”功能， 功能， 基本 没啥大用。 没啥大用。 没啥大用。3.使用此功能必须打开串口 此功能必须打开串口 此功能必须打开串口 此功能必须打开串口 此功能...
-
-
...ilog代码、指令存储器的Verilog代码、解码器的Verilog代码、16位寄存器的Verilog代码。本人在下方展示了完整加法器的Verilog代码，如想了解的更多请下载附件。//fpga4student.com: FPga projects, Verilog projects, VHDL projects
// Verilog code for full ad...
-
-
...7)return 14; //6
if(!P3_6)return 15; //-
if(!P3_7)return 16; //MRC
P1=0xfb;
if(!P1_4)return 21; //%
if(!P1_5)return 22; //1
if(!P1_6)return 23; //2
if(!P1_7)return 24; //3
if(!P3_6)return 25; //+
if(!P3_7)return 26; //M...
-
-
...14 wire parity_out ;
15
16 assign parity_out = (data_in[0] ^ data_in[1]) ^
17 (data_in[2] ^ data_in[3])...
-
-
...sp; 13 1.0883 0 16.91 31.69 0.0 0.0 -15 45 2;
14 1 0 0.0 &n...
-
-
... static speed; //速度参数
//;本文件为16×16点阵中文字库文件,字的横向8点构成一字节,左边点在字节的高
//位,字符点阵四角按左上角→右上角→左下角→右下角取字
//;如你想在以后继续用HZDotReader打开...
-
-
...码；想了解更多请下载附件。library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
-- fpga4student.com: FPGA projects, Verilog projects, VHDL projects
-- VHDL project: VHDL code for Shifter
entity shifter is
generic ( N: integer:=16
);
Port ( SHIFTINPUT : in&nb...
-
-
...位电路、稳压电路以及各个模块接口电路。在Altium Designer16软件中进行原理图的绘制和PCB的绘制，打样后进行焊接并完成整体的测试。本系统的上位机主要是手机APP，其开发环境是Android Studio，采用C#作为云端开放平台语言，JAVA...
-
-
...element post-processing. Advances in Engineering Software, 105, pp.9-16, doi:10.1016/j.advengsoft.2017.01.006.[2] Qudama Albujasim and George Papazafeiropoulos. “A Neural Network Inverse Optimization Procedure for Constitutive Parameter Identification and Failure Mode Estim...
-
-
...潮流算法的良好继承性，从而受到了较多的重视。文献[16]给出了VSC-HVDC 适用于牛顿法潮流计算的数学模型，并提出了一种交直流混合系统潮流的交替求解算法。文献[17]对分布式电源并网换流器不同的控制策略，提出了在潮流计...
