为您找到约 2 条结果，搜索耗时：0.0089秒

Verilog工具

...rilog（IEEE-1364）编写的源代码编译为某种目标格式。 对于批处理模拟，编译器可以生成称为vvp程序集的中间形式。 该中间形式由``vvp''命令执行。 伊卡洛斯继续变得越来越好。 现在，公司已将Icarus用作仿真器的实际设计工作，...

python初学者好例子

...p; main()batch_file_rename.py-传递当前扩展名和新扩展名后，此批处理将重命名给定目录中的一组文件。create_dir_if_not_there.py-检查用户主目录中是否存在目录。如果目录不存在，则将创建一个目录。Fast qiyi Downloader-使用aria2c使用并行线...