为您找到约 4 条结果,搜索耗时:0.0072秒

如何将文本文件或图像加载到FPGA中

...初始化2.如果使用的是Xilinx FPGA,请使用Xilinx ISE中的内核成器或Vivado中的IP内核来生成一个块存储器,其初始内容为文本文件或图像转换后的二进制文本文件。 初始数据文件必须为.coe格式。您可以阅读更多详细信息,如何在Xil...

Verilog工具

...拟器具有使用的调试环境,其中包括内置的图形测试平台成器。 可以将顶层模块端口提取到时序图窗口中,该窗口使用户可以快速绘制波形来描述输入激励。 测试台自动生成,结果显示在时序图窗口中。免费仿真工具Icarus Ver...

libnids-1[1].16.tar

...括以下几个部分:数据包拦截器,数据包分析器,数据包成器,远程通讯控制模块,集中管理模块等。 关键字:入侵检测系统,网络安全,协议分析,网络入侵检测系统。[libnids-1.16]  一个微型NIDS实现例子[snort-16.3-patch2]&nb...

KeePass

...插件可以提供与其他应用程序的集成,...)。强大的密码成器(根据字符集和模式生成,具有许多选项)。可扩展(插件体系结构)和多语言(可用40多种语言)。源代码已经在vs2010测试通过, 带gui界面, MFC编写 ,学习其中...

微信捐赠

微信扫一扫体验

立即
上传
返回
顶部