-
-
...后ls -l /sed/rm 1.2 找出.log结尾的文件 cp/mv /tmp/{a..d} 1.3 find找出来后 进行打包压缩 二. 正则表达式 2.1 正则vs通配符 区别: 2.2 基础正则与扩展正则 2.3 perl正则 三. 三剑客 sed 四. 三剑客awk
-
-
这是infiniband 1.3 版本修改如下：1）添加了用于FDR数据速率的发送器，接收器和通道参数2）增加了针对FDR和EDR数据速率的64b / 66b链路编码的规范，8b / 10b链路编码用于SDR，DDR和QDR数据速率3）添加了针对发射机预加重和接收机均衡...
-
-
并联转换器控制交流和直流电压，而串联转换器控制有功功率（P）和无功功率（Q）。 两个转换器都使用电流控制器。-有功功率设定点在1.3秒时改变-无功功率设定值在0.9秒时改变该模型将三级NPC转换器用于UPFC。
-
-
...开发——Arduino- 1.1 Arduino开发环境搭建- 1.2 点亮一个Led- 1.3 PWM操作- 1.4 UART的使用第2部分：上位机开发——.Net- 2.1 winform快速入门- 2.2 serialport控件使用第3部分：移动开发——Android- 3.1 安卓开发环境搭建- 3.2 HelloActivity分析- 3.3 Linea...
-
-
...计算的辅助工具 1.2 什么是操作系统？ 1.3 Linux 之前，Unix 的历史 1.4 关于 GNU 计划 2. Torvalds 的 Linux 发展 2.1 与 Minix 之间 2.2 对 386 硬件的多任务测试 2.3 初次释出 Linux 0.02 &n...
-
-
...nbsp;1 3 1 0 -3.7 -1.3 1 4 1.05 0 5 0 2 5 1.05 0 0 0 3];%% line data% bus_i bus...
-
-
...g HDL的历史1.2.1 什么是Verilog HDL1.2.2 Verilog HDL的产生及发展1.3 Verilog HDL和VHDL的比较1.4 Verilog的应用情况和适用的设计1.5 采用Verilog HDL设计复杂数字电路的优点1.5.1 传统设计方法——电路原理图输入法1.5.2 Verilog HDL设计法与传统的电...
-
-
...ng="UTF-8"?>
<Scheme
LastUpgradeVersion = "0630"
version = "1.3">
<BuildAction
parallelizeBuildables = "YES"
buildImplicitDependencies = "YES">
<BuildActionEntries>
<BuildActionEntry
buildForTesting = "YES"
...
-
-
...配器和交换机既支持IB的RDMA也支持Ethernet的RoCE方案。####1.3 基于聚合以太网的RDMA RoCE是基于以太网（Ethernet）的RDMA的技术标准，它也是由IBTA组织制定的。RoCE为以太网 提供了RDMA语义，并且不需要复杂低效的TCP传输（例如，iWARP则...
-
-
引言第1章 简介和概述1.1 内核的任务1.2 实现策略1.3 内核的组成部分1.4 为什么内核是特别的1.5 行文注记1.6 小结第2章 进程管理和调度2.1 进程优先级2.2 进程生命周期2.3 进程表示2.4 进程管理相关的系统调用2.5 ...
