为您找到约 1 条结果，搜索耗时：0.0058秒

Verilog中的流水线MIPS处理器（第2部分）

...sB; input [1:0] ALUControl; wire lessthan; wire [31:0] crrout; alu1bit alu0(Output[0],crrout[0],BussA[0],BussB[0],ALUControl[1],lessthan,ALUControl); alu1bit alu1(Output[1],crrout[1],BussA[1],BussB[1],crrout[0],1'b0,ALUControl); alu1bit alu2(Output[2],crrout[2],BussA[2],BussB[2],crrout[1],1'b0...