为您找到约 2 条结果，搜索耗时：0.0023秒

带testbench的计数器的Verilog代码

...器的Verilog代码、上下计数器的Verilog测试平台代码、使用LFSR的随机计数器的Verilog代码、使用LFSR的随机计数器的Verilog测试平台代码。本人在下方展示了计数器的Verilog代码；如想了解更多请下载附件。// FPGA projects using Verilog/ VHDL ...

以太网芯片设计代码

...设置参数的数据宽度和端口数。支持优先级和循环仲裁。lfsr模块完全参数化的组合并行LFSR / CRC模块。mii_phy_if模块MII PHY接口和时钟逻辑。ptp_clock模块具有PPS输出的PTP时钟模块。生成64位和96位时间戳格式。可配置的分数纳秒字段...