-
-
此项目是D触发器的VHDL代码。该项目介绍了D型触发器的VHDL代码。 D触发器有几种类型，例如高级异步复位D触发器，低级异步复位D触发器，同步复位D触发器，上升沿D触发器，下降沿D触发器。 触发器，在此VHDL项目中的VHDL中...
-
-
此项目是带测试平台的计数器VHDL代码。在此VHDL项目中，计数器在VHDL中实现。 计数器的测试台VHDL代码也与仿真波形一起显示。附件中包括：递增计数器的VHDL代码、递增计数器的Testbench VHDL代码、减计数器的VHDL代码、递减计数器...
-
-
此项目是VHDL中的移位器设计。在此VHDL项目中，将在VHDL中实现一个具有移位和旋转数据能力的移位器，该移位器主要用于密码的置换和转置。 VHDL移位器是即将到来的协处理器处理单元中的关键组件。 快速移位和旋转功能对于密...
-
-
此项目是VHDL中的N位环形计数器。该项目将使用VHDL实现参数化的N位开关尾环计数器。这意味着用户可以轻松更改环形计数器的位数，而无需修改环形计数器内部的VHDL代码。 有一个参数N定义环形计数器的位数，当我们要更改位...
-
-
此项目是全加法器的VHDL代码。在此VHDL项目中，提供了用于全加器的VHDL代码。 用于加法器的VHDL代码是通过使用行为和结构模型来实现的。全加法器具有三个输入X1，X2，进位Cin和两个输出S，进位Cout。附件中包括：使用结构模型...
-
-
此项目是8位比较器的VHDL代码。这项目介绍了一个8位比较器的VHDL代码。 74F521是一个8位身份比较器，如果两个8位输入匹配，它将提供低电平输出。此附件包括：真值表和比较器的符号【真值表、比较器的逻辑符号、逻辑图（来...
-
-
此项目是VHDL中的密码协处理器设计。在此VHDL项目中，在VHDL中设计和实现了用于密码应用程序的完整协处理器。如先前的Verilog / VHDL项目中所述，协处理器提供了针对安全性的标准指令和专用功能单元。 协处理器是在VHDL中设计...
-
-
此项目是VHDL中的16位ALU设计。今天将介绍16位ALU设计的一部分；16位ALU是我在上个项目中介绍的协处理器中处理单元的核心组合组件。此VHDL项目中将提供16位ALU的完整VHDL代码以及测试平台（附件文件中）。16位ALU的指令集如下：1....
-
-
此项目是算术逻辑单元（ALU）的VHDL代码。算术逻辑单元（ALU）是CPU中最重要的数字逻辑组件之一。 它通常执行逻辑和算术运算，例如加法，减法，乘法，除法等。在VHDL中设计并实现了ALU。 完整介绍了ALU的VHDL代码。ALU中实现的...
-
-
此项目是VHDL中的完整8位微控制器。在此VHDL项目中，介绍了微控制器的VHDL代码。 8位微控制器是作为完整设计而设计，实现和操作的，用户可以使用汇编语言对微控制器进行编程。prof在书“带VHDL的逻辑电路和逻辑设计简介”的...
