为您找到约 50 条结果,搜索耗时:0.0062秒

一种ARM理器面向高性能计算的性能评估

...算”领域中,面向高性能计算的应用价值,对一款ARM 指令集理器进行性能评估,并将其与主流商用理器Intel Xeon 进行性能对比。在微架构上,测试了该理器的浮点数计算能力、访存带宽及延迟。实验结果显示,该理器的双精度...

16位RISC理器的Verilog代码

此项目是16位RISC理器的Verilog代码。在此Verilog项目中,提供了用于16位RISC理器的Verilog代码。RISC理器是基于其指令集和哈佛式数据路径结构而设计的。 然后,RISC理器在Verilog中实现,并使用Xilinx ISIM进行验证。附件中包括...

密码协理器设计

此项目是VHDL中的密码协理器设计。在此VHDL项目中,在VHDL中设计和实现了用于密码应用程序的完整协理器。如先前的Verilog / VHDL项目中所述,协理器提供了针对安全性的标准指令和专用功能单元。 协理器是在VHDL中设计...

AMD Zen3理器架构详解

AMD Zen3理器架构详解,AMD Zen3理器架构

高性能计算:AMD EPYC 7002系列理器的调优指南

高性能计算:AMD EPYC 7002系列理器的调优指南

适用于AMD EPYC理器的HPC调优指南

适用于AMD EPYC理器的HPC调优指南,j有关如何安装和运行HPL,HPCG,DGEMM和STREAM

AMD EPYC™理器的高性能Linpack基准测试

...要取决于DGEMM性能,而DGEMM性能又取决于SIMD吞吐量。 EPYC理器的Zen微架构在每个物理核心上实现一个SIMD单元。 由于HPL受SIMD限制,因此在每个内核使用第二个HPL线程启用SMT时,不会直接提高HPL性能。 但是,启用SMT可能会间...

IBM理器Telum架构详解

IBM理器Telum架构详解

Verilog中的流水线MIPS理器(第3部分)

此项目是Verilog中的流水线MIPS理器(第3部分)。该项目将展示32位流水线MIPS理器的Verilog代码。 在第2部分中,我介绍了单周期MIPS数据路径的所有Verilog代码。在这一部分中,添加了流水线寄存器以完成流水线MIPS理器。 将...

Arduino 和其他理器的自定义目标

此文档是Arduino 和其他理器的自定义目标。文档交换提交是 Arduino 的 Embedded Coder 自定义目标。它使用 Arduino 平台作为示例硬件,但它显示的示例可用于学习,然后应用于任何自定义目标。以应用的方式 - 它展示了利用 Embedded Co...

微信捐赠

微信扫一扫体验

立即
上传
返回
顶部