-
-
此项目是Verilog中的N位加法器设计。下一个Verilog / VHDL项目是专门为密码应用程序设计的完整协处理器。 协处理器具有标准指令和专用于安全性的专用功能单元。 协处理器主要在VHDL中实现，但N位加法器在Verilog中设计。这个项目...
-
-
... + Z 撤消Ctrl + Y 重做Ctrl + F 搜索功能Ctrl + O 装载工程Ctrl + N 新工程Ctrl + S 保存当前工程Ctrl + G 全局常量对话框Ctrl + U 卸载选中工程Ctrl + W 调用∕选择电缆模块Esc 取消动作+ 放大- 缩小Ctrl + Shift + Left Pan (dynamic scroll)Mouse HoldCtrl + Left ...
-
-
...里去找到单机系统到稳态的临界间隙角if exist('Pm')~=1Pm = input('Generator output power in p.u. Pm = '); else, endif exist('E')~=1E = input('Generator e.m.f. in p.u. E = '); else, endif exist('V')~=1V = input('Infinite bus-bar voltage in p.u. V = '); else, endif exist('X1')~=1X1 = inp...
-
-
C 语言编程经典 100 例 A：【程序1】题目：有1、2、3、4个数字，能组成多少个互不相同且无重复数字的三位数？都是多少？1.程序分析：可填在百位、十位、个位的数字都是1、2、3、4。组成所有的排列后再去掉不满足条件的...
-
-
...tues汉字与图形显示，单片机12864， 单片机实现汉字仿真#include <intrins.h>
#include<ziku.c>
#define uchar unsigned char
#define uint unsigned int
uchar num[] = "0123456789";
sbit REST = P2^0; //Reset signal, active"L"
sbit C_D = P2^1...
-
-
...可视化分析数据结果,它是是用于可视化的最受欢迎的Python库通常仅仅依靠数据很难得出结论性的东西,通过可视化就数据以图表形式呈现,能够直观的进行数据对比,容易得出结论,方便与分析问题.折线图|ax.plot(x,y)它有助于根据给...
-
-
电力系统暂态稳定分析程序，clearclcbasemva = 100; accuracy = 0.0001; maxiter = 10;% Bus BusbVoltage Angle ---Load---- -----Generator-----Static Mvar% No code Mag. Degree MW Mvar M...
-
-
...机械臂仿真与真机执行代码。下面展示小部分代码：Green_font_prefix="\033[32m"Red_font_prefix="\033[31m"Green_background_prefix="\033[42;37m"Red_background_prefix="\033[41;37m"Font_color_suffix="\033[0m"Info="${Green_font_prefix}[Info]${Font_color_suffix}"Error="${Red_font_prefix}...
-
-
文本间隔： 1. 在每一行后面增加一空行 #sed 'G' passwd #awk 'NR;{print ""}' passwd #awk '{print $0 "\n"}' passwd #awk '{printf("%s\n\n",$0)}' passwd （在每一行后面增加一空行 ） #awk 'NR{print $0 "\n"}' passwd ...
-
-
#include <showfun.h>
#include <stdio.h>
extern char fnLCMInit(); // LCM 初始化
extern void at(unsigned char x,unsigned char y);/*设定文本x,y值*/
extern void cls(); // 清屏
extern void charout(unsigned char *str); //ASCII(8*8) 显示函数
extern void fnSetPos(unsigned ...
