-
-
此项目是FPGA上数字时钟的VHDL代码。该VHDL项目是Verilog中数字时钟的VHDL版本代码。 数字时钟的VHDL代码可综合用于FPGA实现，并提供完整的VHDL代码。此附件中包括：简单的闹钟示意图、闹钟的完整Verilog代码、闹钟的Testbench Verilog代...
-
-
...示了N位加法器的Verilog代码；想了解更多请下载附件。/ fpga4student.com: FPGA projects, Verilog projects, VHDL projects
// Verilog project: Verilog code for N-bit Adder
// Top Level Verilog code for N-bit Adder using Structural Modeling
module N_bit_adder(input1,input2,answer);...
-
-
此项目是交通信号灯控制器的Verilog代码。给出了FPGA上交通信号灯控制器的Verilog源代码。 农场中的传感器将检测是否有车辆，并更改交通信号灯以允许车辆越过高速公路。 否则，高速公路灯始终是绿色的，因为它的优先级高于...
-
-
...MSP430微控制器的verilog克隆。OpenMSP430内核被移植到所有的fpga上——xilinx、altera和actel，除了lattice fpga之外，这是verilog代码，这个项目将解决这个问题。本项目的目标如下:端口OpenMSP430到点阵FPGA MachXO2 Pico开发工具包。使用Eclipse IDE...
-
-
...可变占空比PWM发生器代码；如想了解更多请下载附件。-- fpga4student.com: FPGA Projects, Verilog projects, VHDL projects
-- VHDL code for PWM Generator
-- Two de-bounced push-buttons
-- One: increase duty cycle by 10%
-- Another: Decrease duty cycle by 10%
library IEEE;
us...
-
-
...示了计数器的Verilog代码；如想了解更多请下载附件。// FPGA projects using Verilog/ VHDL
// fpga4student.com: FPGA projects, Verilog projects, VHDL projects
// Verilog code for up counter
module up_counter(input clk, reset, output[3:0] counter
);
reg [3:0] c...
-
-
...整加法器的Verilog代码；如想了解的更多请下载附件。// fpga4student.com
// FPGA projects, VHDL projects, Verilog projects
// Verilog code for full adder
// Behavioral code for full adder
module Full_Adder_Behavioral_Verilog(
input X1, X2, Cin,
output S, Co...
-
-
...5至32个解码器的Verilog代码；想了解更多请下载附件。// fpga4student.com: FPGA projects, Verilog projects, VHDL projects
// Verilog code for decoder
// 5-input AND gate
module AND_5_input(g,a,b,c,d,e);
output g;
input a,b,c,d,e;
and #(50) and1(f1,a,b,c,...
-
-
...se IEEE.STD_LOGIC_1164.ALL;
-- VHDL project: VHDL code for comparator
-- fpga4student.com FPGA projects, Verilog projects, VHDL projects
entity comparator is
port (
clock: in std_logic;
-- clock for synchronization
&...
-
-
...无符号除法器。 分频器的Verilog代码是可综合的，可以在FPGA上实现。附件中包括：32位无符号除法器的结构模型Verilog代码、32位无符号除法器的行为模型Verilog代码、结构分隔器的Verilog测试平台代码、行为分隔器的Verilog测试平台...
