-
-
此项目是4x4乘法器的Verilog代码。该项目将使用Verilog HDL实现4x4乘法器。所使用的技术是移位/相加算法，但不同的功能是使用两相自计时系统，以将乘法时间减少一半。此附件文件包括：乘法器的Verilog代码、4x4乘法器的仿真结果...
-
-
...分乘积的数量减少到一半。 将使用Booth编码器方法设计的乘法器的电路面积与使用AND阵列方法设计的乘法器的电路面积进行比较。 拟议的4位改进型Booth编码器是使用Quartus II设计的。 通过模拟输出分析评估了展位编码器和修改后...
-
-
这是使用加权最小二乘法的电力系统状态估计程序，使用加权最小二乘法的电力系统状态估计。 测量的是电压幅值，注入功率和功率潮流。 非常不错的代码，有参考意义。
-
-
...用极为灵活，这一功能无疑给使用者提供了极大的方便。乘法和除法指令，这给编程也带来了便利，很多的八位单片机都不具备乘法功能，做乘法时还得编上一段子程序调用，十分不便。0251单片机缺点AD、EEPROM等功能需要靠扩展...
-
-
此项目是[完整的VHDL代码]使用VHDL的矩阵乘法设计。介绍了用于矩阵乘法的VHDL代码。 该VHDL项目在开发和实现可综合的矩阵乘法器内核，该内核能够对32x32大小的矩阵执行矩阵计算。矩阵的每个分量都是16位无符号整数。 该内核在...
-
-
...bsp; 5). 减少页大小10、实现两个N*N矩阵的乘法，矩阵由一维数组表示11、找到单向链表中间那个元素，如果有两个则取前面一个12、长度为n的整数数组，找出其中任意(n-1)个乘积最大的那一组，只能用乘法，不可...
-
-
...bsp; 5). 减少页大小10、实现两个N*N矩阵的乘法，矩阵由一维数组表示11、找到单向链表中间那个元素，如果有两个则取前面一个12、长度为n的整数数组，找出其中任意(n-1)个乘积最大的那一组，只能用乘法，不可...
-
-
FPGA可以分为以下三种资源：逻辑资源：包含CLB，block rams，乘法器连接资源：可编程互联线、IOB其他资源：全局时钟网络；当然高端的FPGA除了以上三种资源，还有集成了其他资源：ARM核、PCIE核、MIG核等等
-
-
...大信号检波实验六 变容二极管调频实验七 集成电路模拟乘法器的应用实验八 模拟锁相环应用实验实验九 小功率调频（遥控）发射机设计实验十 调频接收机设计......等等。
-
-
...8位动态显示、8位优先编码器、44矩阵键盘8位动太显示、乘法器、多路选择器、二进制转BCD码、二选一、跑马灯、全加器、十二进制循环计数静态显示、十进制计数器、四输入静态显示、四选一、综合实验。了解详情请下载附件...
