-
-
...分乘积的数量减少到一半。 将使用Booth编码器方法设计的乘法器的电路面积与使用AND阵列方法设计的乘法器的电路面积进行比较。 拟议的4位改进型Booth编码器是使用Quartus II设计的。 通过模拟输出分析评估了展位编码器和修改后...
-
-
此项目是4x4乘法器的Verilog代码。该项目将使用Verilog HDL实现4x4乘法器。所使用的技术是移位/相加算法，但不同的功能是使用两相自计时系统，以将乘法时间减少一半。此附件文件包括：乘法器的Verilog代码、4x4乘法器的仿真结果...
-
-
FPGA可以分为以下三种资源：逻辑资源：包含CLB，block rams，乘法器连接资源：可编程互联线、IOB其他资源：全局时钟网络；当然高端的FPGA除了以上三种资源，还有集成了其他资源：ARM核、PCIE核、MIG核等等
-
-
...大信号检波实验六 变容二极管调频实验七 集成电路模拟乘法器的应用实验八 模拟锁相环应用实验实验九 小功率调频（遥控）发射机设计实验十 调频接收机设计......等等。
-
-
...8位动态显示、8位优先编码器、44矩阵键盘8位动太显示、乘法器、多路选择器、二进制转BCD码、二选一、跑马灯、全加器、十二进制循环计数静态显示、十进制计数器、四输入静态显示、四选一、综合实验。了解详情请下载附件...
-
-
...载波信号，RC振荡器提供1KHz振荡作为调幅信号，它利用了乘法器MC1496完成对正弦信号调制。该系统输出稳定度、精度极高，适用于当代的尖端的通信系统和精密的高精度仪器。文档首先介绍了直接数字合成的原理，然后提出了系...
-
-
...阵乘法的VHDL代码。 该VHDL项目在开发和实现可综合的矩阵乘法器内核，该内核能够对32x32大小的矩阵执行矩阵计算。矩阵的每个分量都是16位无符号整数。 该内核在Xilinx FPGA Spartan-6 XC6SLX45-CSG324-3上实现。 行为和路由后验证均已完...
-
-
...的干扰。FIR滤波器基本上是通过使用D型触发器，有符号乘法器和加法器来实现的。 一个基本块包括一个N位寄存器，一个乘法器和一个加法器。 VHDL generate语句用于使用基本块生成完整的设计。附件中包括：低通FIR滤波器的VHDL代...
