为您找到约 7 条结果，搜索耗时：0.0043秒

Verilog中的N位加法器设计

此项目是Verilog中的N位加法器设计。下一个Verilog / VHDL项目是专门为密码应用程序设计的完整协处理器。 协处理器具有标准指令和专用于安全性的专用功能单元。 协处理器主要在VHDL中实现，但N位加法器在Verilog中设计。这个项目...

全加法器的VHDL代码

此项目是全加法器的VHDL代码。在此VHDL项目中，提供了用于全加器的VHDL代码。 用于加法器的VHDL代码是通过使用行为和结构模型来实现的。全加法器具有三个输入X1，X2，进位Cin和两个输出S，进位Cout。附件中包括：使用结构模型...

Verilog HDL中的基本数字逻辑组件

...面向初学者的数字逻辑设计中的基本模块（如D触发器，加法器，ALU，寄存器，存储器，多路复用器，解码器，计数器等）已实现。附件文件中包括：完整加法器的Verilog代码、D触发器的Verilog代码、4位计数器的Verilog代码、线性反...

Full Adder的Verilog代码

...Verilog代码均已实现。附件中包括：使用行为代码的完整加法器的Verilog代码、完整加法器的Verilog代码，使用结构代码。本人在下方展示了使用行为代码的完整加法器的Verilog代码；如想了解的更多请下载附件。// fpga4student.com // F...

Verilog中的流水线MIPS处理器（第1部分）

...括：MIPS处理器的指令集、指令存储器的Verilog代码、32位加法器的Verilog代码、注册文件的Verilog代码。本人在下方展示了指令存储器的Verilog代码；如想了解的更多请下载附件。/* Instruction memory module.  Change the $readmemb line to have t...

密码协处理器设计

...元。 协处理器是在VHDL中设计和实现的，而ALU单元中的N位加法器是在Verilog中实现的。协处理器的框图如下：首先，让我们实现协处理器的组合逻辑单元。 以下是组合逻辑单元的框图：协处理器的指令集架构如下：0. ADD: ABUS + BBUS...

用于VHDL中ECG去噪的低通FIR滤波器

...FIR滤波器基本上是通过使用D型触发器，有符号乘法器和加法器来实现的。 一个基本块包括一个N位寄存器，一个乘法器和一个加法器。 VHDL generate语句用于使用基本块生成完整的设计。附件中包括：低通FIR滤波器的VHDL代码、FIR滤...