欲提高逐次逼近式 A/ D 转换器的精度,常受到内部 DAC(Digital-to-Analog Converter)结构参数误差等因素的制约,同时 A/ D 转换器的低功耗问题亦受到关注 .为减小电荷分布式 DAC中电容离散引入的积累 梯度误差, 改善输出积分线 性度( INL, int egral nonlinea rity), 引入INLbounded 算法对实际工艺条件下的 DAC 电容阵列的导通时序进行了优化 .通过引入预增益级和Latch 级,改进了内部比较器的结构,降低了静态功耗,提高了转换精度和工艺的可靠性 .仿真结果表明,设计 ADC 的分辨率可达 14 bit,其 INL 提高 2 倍以上,功耗 8 .25 mW .该设计可利用 0 .6 μm2P2M 标准的 CMOS 工艺实现 .