低功耗10Gbs CMOS 1∶ 4 分接器
此文档是低功耗10Gbs CMOS 1∶ 4 分接器。
采用 T SM C 0.18 μm C M O S 工艺实现了一个应用于光纤通信系统 SD H ST M -64的10 G b/s 1:4分接器,整个系统采用树型结构,由一个高速1:2分接单元,两个低速1:2分接单元,
应用介绍
此文档是低功耗10Gbs CMOS 1∶ 4 分接器。
采用 T SM C 0.18 μm C M O S 工艺实现了一个应用于光纤通信系统 SD H ST M -64的10 G b/s 1:4分接器,整个系统采用树型结构,由一个高速1:2分接单元,两个低速1:2分接单元,分频器,数据及时钟输入输出缓冲组成,其中高速分接单元采用共栅结构,单时钟输入的触发器实现;而低速分接单元则由动态 CM OS 逻辑实现,两个基本结构的使用都有利于降低功耗。该芯片工作速度最高达12.5 G b/s,功耗仅为120 m W 。
©版权声明：本文内容由互联网用户自发贡献，版权归原创作者所有，本站不拥有所有权，也不承担相关法律责任。如果您发现本站中有涉嫌抄袭的内容，欢迎发送邮件至： www_apollocode_net@163.com 进行举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
转载请注明出处： apollocode » 低功耗10Gbs CMOS 1∶ 4 分接器
文件列表(部分)
| 名称 | 大小 | 修改日期 |
|---|---|---|
| 低功耗10Gbs CMOS 1∶ 4 分接器 | 0.00 KB | 2015-10-50 |
| 低功耗10Gbs CMOS 1∶ 4 分接器.pdf | 335.69 KB | 2004-03-56 |
发表评论 取消回复