-
-
...的带宽。 整个设计采用MAX+ plus II开发平台，VHDL编程实现，基于可编程逻辑器件CPLD设计多波形信号发生器。用VHDL编程实现，其设计过程简单，极易修改，可移植性强。系统以CPLD为核心，采用直接数字合成技术，辅...
-
-
...p(' ');
fclose(fid);
% fpga4student.com FPGA projects, Verilog projects, VHDL projects在以下“ parameter.v”文件中选择图像处理操作。 要更改处理操作，只需切换注释行即可。/***************************************/
/****************** Definition file ********/...
-
-
...了解的更多请下载附件。// fpga4student.com
// FPGA projects, VHDL projects, Verilog projects
// Verilog code for full adder
// Behavioral code for full adder
module Full_Adder_Behavioral_Verilog(
input X1, X2, Cin,
output S, Cout
);
&nb...
-
-
...码；如想了解更多请下载附件。// FPGA projects using Verilog/ VHDL
// fpga4student.com : FPGA projects, Verilog projects, VHDL projects
// Verilog code for 2-bit comparator
module comparator(input [1:0] A,B, output A_less_B, A_equal_B, A_greater_B...
-
-
...多请下载附件。// fpga4student.com: FPGA projects, Verilog projects, VHDL projects
// Verilog code for decoder
// 5-input AND gate
module AND_5_input(g,a,b,c,d,e);
output g;
input a,b,c,d,e;
and #(50) and1(f1,a,b,c,d),
&n...
-
-
...如需了解更详细请下载附件。// fpga4student.com FPGA projects, VHDL projects, Verilog projects
// Verilog project: Verilog code for traffic light controller
module traffic_light(light_highway, light_farm, C, clk, rst_n);
parameter HGRE_FRED=2'b00, // Highway green and farm red
&...
-
-
...s / 1ns
// fpga4student.com FPGA projects, Verilog projects, VHDL projects
// Verilog project: Verilog code for 32-bit divider
// Verilog code for divider using structural modelling
module div_structural(
input c...
-
-
一个简易的电梯控制器 # elevator使用VHDL语言在FPGA开发板上开发的一个简易的电梯控制器这个项目是我大一时的项目，当时经验不足，文档和注释很少，开发时没有使用版本管理工具。但是这个项目在FPGA开发板上经过测试，...
-
-
...学习总结[经典推荐]。文档中包括以下三部分：第一部分 vhdl程序中的基本问题总结。第二部分 FPGA设计学习经验。1. FPGA学习的一些误区2. 设计方法经验3. fpga设计的精髓 — 时序设计4.设计规范很重要第三部分 项目经验小结。........
-
-
...该方案更加完善、实用。本设计基于超高速硬件描述语言VHDL在Xilinx公司的SpartanII系列的XC2S2005PQ一208芯片上编程实现，经测试，整机功能齐全，性能指标优良。
