-
-
这是FPGA学习的一些例程，非常有参考意义：1. 半加器2. 全加器3. 译码器4. LED5. flip 触发器6. 计算器7.按键8.蜂鸣器9. ip核10 .rs23211.rs48512. spi flash13 . eeprom读写数据14 .AD/DA转换。15. uart
-
-
4路输入，2路输出编码器
module encoder_4to2_gates (i0,i1,i2,i3,y);
input i0,i1,i2,i3;
output [1:0] y;
or o1 (y[0],i1,i3);
or o2 (y[1],i2,i3);
endmodule
2路输入，4路输出编码器
modu...
-
-
此项目是用于16位单周期MIPS处理器的Verilog代码。在此项目中，Verilog HDL中实现了16位单周期MIPS处理器。 MIPS是一种RISC处理器，在许多大学中，与计算机组织和体系结构相关的学术课程广泛使用了MIPS。在完成MIPS处理器的设计之后...
-
-
内核的主要代码位于rtl子目录中。 uart_rx.v和uart_tx.v文件是实际的实现，uart.v只是实例化这两个模块并建立了两个内部连接。UART发送器和接收器均使用单个发送或接收引脚。这些模块采用一个参数DATA_WIDTH，该参数指定数据总线的...
-
-
此项目是FPGA上的Verilog车牌识别。牌照许可证识别系统在Matlab中实现，然后使用Verilog在FPGA Xilinx Spartan-6上实现。图像存储器：10张图像并将其转换为.dat格式（灰色数据）。 我们使用$ readmemh（synthesizable）Verilog命令通过从.dat文件...
-
-
此项目是FPGA上的Verilog车牌识别。牌照许可证识别系统在Matlab中实现，然后使用Verilog在FPGA Xilinx Spartan-6上实现。图像存储器：10张图像并将其转换为.dat格式（灰色数据）。 我们使用$ readmemh（synthesizable）Verilog命令通过从.dat文件...
-
-
分别三种方法实现， 用assign还有定义函数的方式， 和最终实际使用的代码，以下仅仅用assign方式奇偶效验，其他实现方式见附件
1 //-----------------------------------------------------
2 // Design Name : parity_using_assign
3 // Fil...
-
-
...将文本文件或图像加载到FPGA中。该项目介绍了两种使用Verilog或VHDL将文本文件或图像加载到FPGA中进行图像处理的方法。 对于实时FPGA图像处理项目中的功能验证，真的非常有用。第一种方法是通过使用Verilog / VHDL代码读取二进制/...
-
-
module bitwise_operators();
initial begin
// Bit Wise Negation
$display (" ~4'b0001 = %b", (~4'b0001));
$display (" ~4'bx001 = %b", (~4'bx001));
$d...
-
-
此项目是FIFO存储器的Verilog代码。在该项目中，提供了用于FIFO存储器的Verilog代码。 在Verilog中实现了具有以下规范的先进（FIFO）存储器：16个阶段8位数据宽度状态信号：已满：当FIFO已满时为高，否则为低。空：FIFO为空时为高，...
