-
-
...牛推荐你们看如下文档，如何成为芯片高手： 1. Verilog硬件描述语言IEEE官方手册2. Xilinx S6系列官方资料3. Modelsim仿真参考工具书4. Xilinx IP核参考工具书5. FPGA设计指南：器件、工具和流程6.数字电子技术基础7...
-
-
//-----------------------------------------------------
// Design Name : uart
// File Name : uart.v
// Function : Simple UART
// Coder : Deepak Kumar Tala
//-----------------------------------------------------
module uart (
r...
-
-
openMSP430，OpenMSP430是著名的TI公司的MSP430微控制器的verilog克隆。OpenMSP430内核被移植到所有的fpga上——xilinx、altera和actel，除了lattice fpga之外，这是verilog代码，这个项目将解决这个问题。本项目的目标如下:端口OpenMSP430到点阵FPGA M...
-
-
此项目是FPGA上数字时钟的VHDL代码。该VHDL项目是Verilog中数字时钟的VHDL版本代码。 数字时钟的VHDL代码可综合用于FPGA实现，并提供完整的VHDL代码。此附件中包括：简单的闹钟示意图、闹钟的完整Verilog代码、闹钟的Testbench Verilog代...
-
-
此项目是Verilog HDL中的延迟计时器（LS7212）。该项目是在Verilog HDL中实现可编程数字延迟计时器。实现的数字延迟计时器是CMOS IC LS7212，它将产生可编程延迟。延迟计时器基本上具有4种操作模式：单次（OS），延迟操作（DO），延...
-
-
...码；想了解更多请下载附件。-- fpga4student.com: FPGA projects, Verilog projects, VHDL projects
-- VHDL project: VHDL code for 16-bit ALU
-- Top level VHDL code for 16-bit ALU
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
-- 16-bit ALU
entity ALU is
port (
ABUS:...
-
-
...将指导您如何控制Basys 3 FPGA板上的4位七段显示器。 将在Verilog中设计一个显示控制器，以在Basys 3 FPGA的4位7段LED显示屏上显示数字。 还将提供七段式LED显示控制器的完整Verilog代码。Basys 3 FPGA具有一个共阳极4位7段LED显示屏，如下...
-
-
..._LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
-- FPGA projects using Verilog code VHDL code
-- fpga4student.com: FPGA projects, Verilog projects, VHDL projects
-- VHDL project: VHDL code for counters with testbench
-- VHDL project: VHDL code for up counter
entity UP_COU...
-
-
...计和实现了用于密码应用程序的完整协处理器。如先前的Verilog / VHDL项目中所述，协处理器提供了针对安全性的标准指令和专用功能单元。 协处理器是在VHDL中设计和实现的，而ALU单元中的N位加法器是在Verilog中实现的。协处理器...
-
-
...VHDL project: VHDL code for comparator
-- fpga4student.com FPGA projects, Verilog projects, VHDL projects
entity comparator is
port (
clock: in std_logic;
-- clock for synchronization
A,B: in std_lo...
