-
-
...面执行shell指令的时候，结果获取使用|getline就行，上述实现了获取一周内日志重要信息的统计。输出结果如下：[root@Apollo rizhi]# ./apollocode 2020030720200229112516 trace ID10 7381 name1020200229134148 trace ID11 8172 name1120200229112516 trace ID12 7381...
-
-
...流电路中增加了交流环节，在交流环节中通常采用变压器实现输入输出间的隔离，因此也称为直—交—直电路。降压斩波电路（BUCK）降压斩波电路(buck)电路分析：使用一个全控型器件V，图中为IGBT，若采用晶闸管，需设置使晶闸...
-
-
...×4按键矩阵 4-4 按键调整（思考题3-6） 4-5 利用外部中断实现按键的输入； 第3章 √ √ 仿真、B105开发板 项目5-单只数码管秒显示 第4章 √ √ 仿真、B105开发板 项目6-六位位数码管动态显...
-
-
...。是否有相同的结果？为什么需要这么多迭代？这个程序实现了上述提到的潮流计算方法% Example 5-4 Power Flow in a 3-bus Test System
clear
j = sqrt(-1);
V = zeros(3,1);
S = zeros(3,1);
Mismatch = zeros(3,1);
Copyright © 2007 by Ned Mohan. 12
% ---------- Input...
-
-
...ll Adder的Verilog代码。 Full Adder的行为和结构Verilog代码均已实现。附件中包括：使用行为代码的完整加法器的Verilog代码、完整加法器的Verilog代码，使用结构代码。本人在下方展示了使用行为代码的完整加法器的Verilog代码；如想了...
-
-
proteus实现12864，12864仿真，用单片机仿真12864，protues汉字与图形显示，单片机12864， 单片机实现汉字仿真#include <intrins.h>
#include<ziku.c>
#define uchar unsigned char
#define uint unsigned int
uchar num[] = "0123456789";
sbit REST = P2^0; &nb...
-
-
...术逻辑单元（ALU）的Verilog代码。上一次，在VHDL中设计并实现了算术逻辑单元（ALU）。 提出了用于ALU的完整VHDL代码。现在，apollocode提供了ALU的Verilog代码。 还提供了用于ALU的testbench Verilog代码以进行仿真。附件中包括：ALU的Verilo...
-
-
...va笔试和面试及知识整理资料。 Bloom filter### 适用范围实现数据字典，进行数据的判重，或者集合求交集### 基本原理 对于原理来说很简单，**Bit-Map + K个独立 Hash 函数**。将 Hash 函数对应的值的位数组置`1`，**查找时如果发...
-
-
...信号中无法预测的反弹。 有多种方法可以为FPGA上的按钮实现去抖动电路。 在该项目中，在Verilog中实现了一个简单的去抖动电路，当按下FPGA上的一个按钮时，该电路仅产生单个脉冲。在附件文件中包括：FPGA上按钮的反跳电路、...
-
-
...对P1364标准进行了各种更改以匹配其他模拟器的结果。 它实现了完整的PLI，包括Verilog 2000 LRM定义的PLI vpi_应用程序编程接口（API）。Verilogger : 评估版是一个1000行免费Verilog模拟器以及一个自动测试台生成工具。 Veriwell : 这是...
