-
-
...码。 用于加法器的VHDL代码是通过使用行为和结构模型来实现的。全加法器具有三个输入X1，X2，进位Cin和两个输出S，进位Cout。附件中包括：使用结构模型的全加法器的VHDL代码、使用行为模型的全加法器的VHDL代码。本人在下方...
-
-
...MIPS还面临控制和数据危害等挑战。现将在Verilog中设计和实现32位5级流水线MIPS处理器。还提供用于解决危险的特殊模块（例如转发单元，冲洗控制单元和失速控制单元）的Verilog代码。 32位流水线式MIPS处理器的Verilog代码主要通过...
-
-
...1mA，接收模式时工作电流只有12.5mA。内置的掉电模式更能实现低功耗运作。
/*2008/11/3
AT89S52 12M*/
#include<reg52.h>
#include <intrins.h>
#define uint unsigned int
#define uchar unsigned char
sbit TRX_CE=P1^0; //使能芯片接收和发送
sbit T...
-
-
...晕，了解了嵌入式开发的结构可能就好理解些了。从技术实现上讲，嵌入式的产品分为两大类：一类简单的，没有操作系统支持的;一类复杂的，有操作系统的。就目前发展方向看，后一种是趋势。前一种从程序实现上可以分为3...
-
-
...：模拟任何大小，任何格式的Powergrid的行为（前提是正确实现了后端）允许修改电网（有功和无功负载值，发电机电压设定值和有功产量）允许维护操作和电源网格拓扑变化可以采用任何powergrid建模，尤其是在进行模拟时要采用...
-
-
...或水平行中留下前三个标记的玩家将赢得比赛。现在可以实现了Verilog和Logisim的Tic Tac Toe游戏。将下面的3x3网格表视为所播放位置的顺序：当在以下行对中成功放置三个相似的（01-Xs）或（10-Os）值时，玩家/计算机将赢得比赛。 ...
-
-
...的设计当中，我们可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件，通过调整PCB布局布线，能够很好地防范ESD，以下是典型的通用ESD保护电路：CAN Bu...
-
-
...是比较器的Verilog代码。在该项目中，在Verilog HDL中设计并实现了一个简单的2位比较器。 给出了真值表，K-Map和比较器的最小化方程。 比较器的Verilog代码由ModelSim仿真，并给出了仿真波形。2位比较器的规格如下：输入：2位A和B用...
-
-
基于matlab和计算机视觉实现的手势识别。%图片和视频录制部分%三种录制方式，matlab两种调用方式，一种opencv调用方式%图像尺寸默认是480x640，录制后截取为400x480，要调节 %% 初始化close allclear alldoPhoto=false; %是否录制图...
-
-
... _Toc522634555 \h 121.1.5 条件... PAGEREF _Toc522634556 \h 131.2 OpenDDS实现... PAGEREF _Toc522634557 \h 131.2.1 合规性... PAGEREF _Toc522634558 \h 131.2.1.1 DDS合规性... PAGEREF _Toc522634559 \h 131.2.1.2 DDSI-RTPS 合规性... PAGEREF _Toc522634560 \h 141.2.2 DDS规范的扩展... ...
