-
-
...时钟的VHDL版本代码。 数字时钟的VHDL代码可综合用于FPGA实现，并提供完整的VHDL代码。此附件中包括：简单的闹钟示意图、闹钟的完整Verilog代码、闹钟的Testbench Verilog代码、闹钟的仿真波形图。本人在预览区展示了简单的闹钟示...
-
-
...计。介绍了用于矩阵乘法的VHDL代码。 该VHDL项目在开发和实现可综合的矩阵乘法器内核，该内核能够对32x32大小的矩阵执行矩阵计算。矩阵的每个分量都是16位无符号整数。 该内核在Xilinx FPGA Spartan-6 XC6SLX45-CSG324-3上实现。 行为和...
-
-
...于VHDL中ECG去噪的低通FIR滤波器。在此VHDL项目中，在VHDL中实现了用于ECG去噪的简单低通FIR滤波器。 完整显示了FIR滤波器的VHDL代码。通过将Modelsim中的仿真结果与Matlab生成的正确结果进行比较，可以对FIR滤波器的VHDL代码进行仿真...
-
-
...并显示行号。#sed -n '1~2=;1~2p' passwd以下内容用sed和awk分别实现20.# 删除8的倍数行sed '0~8d' passwd # 只对GNU sed有效sed 'n;n;n;n;n;n;n;d;' passwd ...
-
-
...erilog HDL中的延迟计时器（LS7212）。该项目是在Verilog HDL中实现可编程数字延迟计时器。实现的数字延迟计时器是CMOS IC LS7212，它将产生可编程延迟。延迟计时器基本上具有4种操作模式：单次（OS），延迟操作（DO），延迟释放（DR...
-
-
...p; }
//椭圆上小球运动的实现
function arcRoute(x,y,a,b,r){
ec.clearRect(0,0,500,500);
...
-
-
用python实现电路仿真，电阻，电容，戴维南定理，电池，电感，电源等稳态，瞬态仿真import copy
def traverse(pos_dict, last, curr, node_list, prev , i, count, flag):
print 'last = ',
print last
print 'curr = ',
 ...
