此项目是比较器的Verilog代码。在该项目中，在Verilog HDL中设计并实现了一个简单的2位比较器。 给出了真值表，K-Map和比较器的最小化方程。 比较器的Verilog代码由ModelSim仿真，并给出了仿真波形。2位比较器的规格如下：输入：2位A和B用于比较；输出：A_greater_B：如果A> B，则为高，否则为低；A_equal_B：如果A = B，则为高，否则为低；A_less_B：如果A
2020-04-01
104 下载量
微信捐赠
微信扫一扫体验
