此项目是verilog编译器指令；详细的介绍了属于IEEE-1364的一些指令，有include指令、define指令、undef指令、ifdef指令。如：include编译器指令可让您在Verilog编译期间将源文件的全部内容插入另一个文件。 进行编译时所包含的源文件的内容代替了“ include”命令。 您可以使用include编译器指令来包含全局或常用定义和任务，而无需将重复的代码封装在模块边界内。想了解更多请点击下方下载链接。
2020-03-12
24 下载量
微信捐赠
微信扫一扫体验
