高速硬件

高速硬件高效4位SFQ乘法器的设计

设计了一个带有Josephson传输线(JTL)和无源传输线(PTL)的2位Booth编码器。 布斯编码方法是获得部分乘积的算法之一。 与AND阵列方法相比,使用这种方法,部分乘积的数量减少到一半。 将使用Booth编码器方法设计的乘法器的电路面积与使用AND阵列方法设计的乘法器的电路面积进行比较

2020-06-25

1
下载量

微信捐赠

微信扫一扫体验

立即
上传
返回
顶部