应用介绍

设计了一个带有Josephson传输线（JTL）和无源传输线（PTL）的2位Booth编码器。 布斯编码方法是获得部分乘积的算法之一。 与AND阵列方法相比，使用这种方法，部分乘积的数量减少到一半。 将使用Booth编码器方法设计的乘法器的电路面积与使用AND阵列方法设计的乘法器的电路面积进行比较。 拟议的4位改进型Booth编码器是使用Quartus II设计的。 通过模拟输出分析评估了展位编码器和修改后的Booth编码器的面积，延迟和功率性能，表明修改后的Booth

编码器实现的SFQ乘法器比传统的展位编码器更好。

Shèjìle yīgè dài yǒu Josephson chuánshūxiàn (JTL) hé wú yuán chuánsh