此项目是Verilog HDL中的延迟计时器（LS7212）。该项目是在Verilog HDL中实现可编程数字延迟计时器。实现的数字延迟计时器是CMOS IC LS7212，它将产生可编程延迟。延迟计时器基本上具有4种操作模式：单次（OS），延迟操作（DO），延迟释放（DR），双延迟（DD）。 这四种模式将通过输入mode_a和mode_b选择。附件文件包括：可编程数字延迟计时器LS7212的Verilog代码和延迟计时器的Testbench Verilog代码。
2020-03-31
70 下载量
微信捐赠
微信扫一扫体验
