此项目是16位RISC处理器的Verilog代码。在此Verilog项目中，提供了用于16位RISC处理器的Verilog代码。RISC处理器是基于其指令集和哈佛式数据路径结构而设计的。 然后，RISC处理器在Verilog中实现，并使用Xilinx ISIM进行验证。附件中包括：RISC处理器的指令集、处理器控制单元设计、ALU控制单元设计、RISC处理器的Verilog代码等等；了解更多请下载附件。
2020-04-02
103 下载量
微信捐赠
微信扫一扫体验
