此项目是Verilog UART模型。注意事项：波特率模块采样脉冲式分频；接收模块仅在一个时刻采样，若需要考虑误码率可在状态机里插入0-1计数器。本人只展示了一部分代码，如果想详细的了解，请点击下方链接下载。
2020-03-08
21 下载量
微信捐赠
微信扫一扫体验
