设计与验证:Verilog HDL
设计与验证以实例讲解的方式对HDL语言的设计方法进行介绍。介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等内容;主要讨论如何合理地使用Verilog HDL语言描述高性能的可综合电路介
应用介绍
设计与验证以实例讲解的方式对HDL语言的设计方法进行介绍。介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等内容;主要讨论如何合理地使用Verilog HDL语言描述高性能的可综合电路介绍了如何编写测试激励以及Verilog的仿真原理;展望HDL语言的发展趋势
©版权声明:本文内容由互联网用户自发贡献,版权归原创作者所有,本站不拥有所有权,也不承担相关法律责任。如果您发现本站中有涉嫌抄袭的内容,欢迎发送邮件至: www_apollocode_net@163.com 进行举报,并提供相关证据,一经查实,本站将立刻删除涉嫌侵权内容。
转载请注明出处: apollocode » 设计与验证:Verilog HDL
文件列表(部分)
名称 | 大小 | 修改日期 |
---|---|---|
《设计与验证:Verilog HDL》.pdf | 12,226.39 KB | 2016-06-11 |
发表评论 取消回复