一个简易的电梯控制器

一个简易的电梯控制器# elevator 使用VHDL语言在FPGA开发板上开发的一个简易的电梯控制器 这个项目是我大一时的项目,当时经验不足,文档和注释很少,开发时没有使用版本管理工具。 但是这个项目在FPGA开发板上经过测试,可以完美运行,没有发现有bug.

应用介绍

一个简易的电梯控制器 

# elevator

使用VHDL语言在FPGA开发板上开发的一个简易的电梯控制器

这个项目是我大一时的项目,当时经验不足,文档和注释很少,开发时没有使用版本管理工具。

但是这个项目在FPGA开发板上经过测试,可以完美运行,没有发现有bug.

文件列表(部分)

名称 大小 修改日期
design_1.pdf7.43 KB2018-04-19
gui_resources.wdf2.15 KB2018-04-19
java_command_handlers.wdf0.61 KB2018-04-19
project.wpc0.10 KB2018-04-19
synthesis.wdf0.65 KB2018-04-19
synthesis_details.wdf0.08 KB2018-04-19
webtalk_pa.xml3.02 KB2018-04-19
xsim.wdf0.13 KB2018-04-19
hw.xml0.01 KB2018-04-19
kb.lpr0.21 KB2018-04-19
design_1.v1.19 KB2018-04-19
design_1_controller_0_0_sim_netlist.v2.59 KB2018-04-19
design_1_controller_0_0_sim_netlist.vhdl2.36 KB2018-04-19
design_1_controller_0_0.vhd1.67 KB2018-04-19
design_1_dis_common_0_0_sim_netlist.v1.75 KB2018-04-19
design_1_dis_common_0_0_sim_netlist.vhdl1.57 KB2018-04-19
design_1_dis_common_0_0.vhd1.56 KB2018-04-19
design_1_dis_common_1_0_sim_netlist.v1.75 KB2018-04-19
design_1_dis_common_1_0_sim_netlist.vhdl1.57 KB2018-04-19
design_1_dis_common_1_0.vhd1.56 KB2018-04-19
design_1_dis_floor_0_0_sim_netlist.v1.84 KB2018-04-19
design_1_dis_floor_0_0_sim_netlist.vhdl1.72 KB2018-04-19
design_1_dis_floor_0_0.vhd1.54 KB2018-04-19
design_1_dis_time_0_0_sim_netlist.v1.34 KB2018-04-19
design_1_dis_time_0_0_sim_netlist.vhdl1.13 KB2018-04-19
design_1_dis_time_0_0.vhd1.53 KB2018-04-19
design_1_kb_0_0_sim_netlist.v2.60 KB2018-04-19
design_1_kb_0_0_sim_netlist.vhdl2.37 KB2018-04-19
design_1_kb_0_0.vhd1.59 KB2018-04-19
design_1_one_HZ_time_0_0_sim_netlist.v4.73 KB2018-04-19

立即下载

相关下载

[一个简易的电梯控制器] 一个简易的电梯控制器# elevator 使用VHDL语言在FPGA开发板上开发的一个简易的电梯控制器 这个项目是我大一时的项目,当时经验不足,文档和注释很少,开发时没有使用版本管理工具。 但是这个项目在FPGA开发板上经过测试,可以完美运行,没有发现有bug.

评论列表 共有 0 条评论

暂无评论

微信捐赠

微信扫一扫体验

立即
上传
发表
评论
返回
顶部