触发器和锁存器

此项目是触发器和锁存器。触发器被称为 : 由两个真空管组成。虽然现在由逻辑门 (logic gates)组成的触发器很常见,但是在集成电路(intergrated circuits)中,这种元件及它的晶体管版本仍然也很常见。锁存器 latch 是一种基本电路单元,会影响到电路的时序性能,应该尽量避免使用,但出现锁存器造成设计和原始意图不符的情况,则是由于设计人员代码输入不正确造成的。

应用介绍

        异步复位触发器
//-----------------------------------------------------
// Design Name : dff_async_reset
// File Name   : dff_async_reset.v
// Function    : D flip-flop async reset
// Coder       : Deepak Kumar Tala
//-----------------------------------------------------
module dff_async_reset (
data  , // Data Input
clk    , // Clock Input
reset , // Reset input 
q         // Q output
);
//-----------Input Ports---------------
input data, clk, reset ; 
//-----------Output Ports---------------
output q;
//------------Internal Variables--------
reg q;
//-------------Code Starts Here---------
always @ ( posedge clk or negedge reset)
if (~reset) begin
  q <= 1'b0;
end  else begin
  q <= data;
end
endmodule //End Of Module dff_async_reset

           同步复位触发器
//-----------------------------------------------------
// Design Name : dff_sync_reset
// File Name   : dff_sync_reset.v
// Function    : D flip-flop sync reset
// Coder       : Deepak Kumar Tala
//-----------------------------------------------------
module dff_sync_reset (
data   , // Data Input
clk    , // Clock Input
reset  , // Reset input
q        // Q output
);
//-----------Input Ports---------------
input data, clk, reset ; 
//-----------Output Ports---------------
output q;
//------------Internal Variables--------
reg q;
//-------------Code Starts Here---------
always @ ( posedge clk)
if (~reset) begin
  q <= 1'b0;
end  else begin
  q <= data;
end
endmodule //End Of Module dff_sync_reset





文件列表(部分)

名称 大小 修改日期
T触发器.txt0.03 KB2020-03-11
D锁存器.txt0.33 KB2020-03-11
D触发器.txt0.41 KB2020-03-11

立即下载

相关下载

[单相相位触发器TC782A的设计及应用] 此文档是单相相位触发器TC782A的设计及应用。 文档设计了一种使用单电源,可触发单双向可控硅,且占空比可调制并有多种保护功能的单相移位触发集成电路。它的外接元件少,调试方便,工作可靠。这种TC782A给触发电路增加了一个新品种,给设计人员和维修人员带来便利。
[触发器和锁存器] 此项目是触发器和锁存器。触发器被称为 : 由两个真空管组成。虽然现在由逻辑门 (logic gates)组成的触发器很常见,但是在集成电路(intergrated circuits)中,这种元件及它的晶体管版本仍然也很常见。锁存器 latch 是一种基本电路单元,会影响到电路的时序性能,应该尽量避免使用,但出现锁存器造成设计和原始意图不符的情况,则是由于设计人员代码输入不正确造成的。

评论列表 共有 1 条评论

暂无评论

微信捐赠

微信扫一扫体验

立即
上传
发表
评论
返回
顶部